ChipDocs.org
⌘K
2284 部品PDFアップロード
PIC24F32KA302-I/ML (QFN-28-EP(6x6)) — Symbol, Footprint IPC-7351B & 3D STEP Model

PIC24F32KA302-I/ML

MICROCHIPID: C219287QFN-28-EP(6x6) · 29 ピン · Pitch 0.65mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · PIC24F32KA302-I/ML (QFN-28-EP(6x6))1RA52VREF+3VREF-4ULPWU5U2RX6U1RX7RA28RA39U2RTS10U2CTS11U1TX12U1CTS13U1RTS14RA615SS229EP28IO3327IO4726#MCLR/VPP/RA25Vdd/AVdd24Vss/AVss23IO1222IO1121IO1020VDD19VSS18T3CK17SDI116SDO1Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.825.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4mm
2. 2Dフットプリント
1234567891011121314151617181920212223242526272829E=6.00mm · Pitch e=0.65mmD=6.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3Dモデル
パッケージ外形: 6.00mm × 6.00mm · ピッチ: 0.65mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (29/29)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1RA5I/OマルチプレクスI/O・ペリフェラル端子 RA5 (General)
2VREF+AnalogマルチプレクスI/O・ペリフェラル端子 VREF+ (General)
3VREF-AnalogマルチプレクスI/O・ペリフェラル端子 VREF- (General)
4ULPWUI/OマルチプレクスI/O・ペリフェラル端子 ULPWU (General)
5U2RXI/OマルチプレクスI/O・ペリフェラル端子 U2RX (General)
6U1RXI/OマルチプレクスI/O・ペリフェラル端子 U1RX (General)
7RA2I/OマルチプレクスI/O・ペリフェラル端子 RA2 (General)
8RA3I/OマルチプレクスI/O・ペリフェラル端子 RA3 (General)
9U2RTSI/OマルチプレクスI/O・ペリフェラル端子 U2RTS (General)
10U2CTSI/OマルチプレクスI/O・ペリフェラル端子 U2CTS (General)
11U1TXI/OマルチプレクスI/O・ペリフェラル端子 U1TX (General)
12U1CTSI/OマルチプレクスI/O・ペリフェラル端子 U1CTS (General)
13U1RTSI/OマルチプレクスI/O・ペリフェラル端子 U1RTS (General)
14RA6I/OマルチプレクスI/O・ペリフェラル端子 RA6 (General)
15SS2I/OマルチプレクスI/O・ペリフェラル端子 SS2 (General)
16SDO1I/OマルチプレクスI/O・ペリフェラル端子 SDO1 (General)
17SDI1I/OマルチプレクスI/O・ペリフェラル端子 SDI1 (General)
18T3CKI/OマルチプレクスI/O・ペリフェラル端子 T3CK (General)
19VSSGNDグラウンド基準端子 (VSS)
20VDDPower電源供給入力 (VDD — 1.8V to 3.6V)
21IO10I/OGPIO10 / RTC_GPIO10 / TOUCH10 / ADC1_CH9 / FSPICS0
22IO11I/OGPIO11 / RTC_GPIO11 / TOUCH11 / ADC2_CH0 / FSPID
23IO12I/OGPIO12 / RTC_GPIO12 / TOUCH12 / ADC2_CH1 / FSPICLK
24Vss/AVssGNDグラウンド基準端子 (Vss/AVss)
25Vdd/AVddPower電源供給入力 (Vdd/AVdd — 1.8V to 3.6V)
26#MCLR/VPP/RA5I/OマルチプレクスI/O・ペリフェラル端子 #MCLR/VPP/RA5 (General)
27IO47I/OGPIO47 / SPICLK_P_DIFF / SUBSPICLK_P_DIFF
28IO33I/OGPIO33 / FSPIHD / SUBSPIHD / SPIIO4
29EPGND露出サーマルパッド・グラウンド (EP)
PIN 1 RA5
I/O
マルチプレクスI/O・ペリフェラル端子 RA5 (General)
設計上の注意点: Signal terminal RA5 (I/O, 1.8V to 3.6V domain). Multiplexed alternate functions: RA5. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 13 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: PIC24F32KA302-I/ML (MICROCHIP · QFN-28-EP(6x6))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
PIC24F32KA302-I/ML (QFN-28-EP(6x6)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
PIC24F32KA302-I/ML (QFN-28-EP(6x6)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (29ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
PIC24F32KA302-I/ML (QFN-28-EP(6x6)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
PIC24F32KA302-I/ML (QFN-28-EP(6x6)) - 4. パッケージ外形寸法図 (D×E×A)
QFN-28-EP(6x6) · 6.00×6.00mm · ピッチ 0.65mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
PIC24F32KA302-I/ML (QFN-28-EP(6x6)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (29 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
PIC24F32KA302-I/ML (QFN-28-EP(6x6)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (13 点 · 1/2 ページ)
PIC24F32KA30 シリーズの切り抜きなし原本図面 13 点中 1–12 点目を表示
P15 · p15_fig011540×2026px
PIC24F32KA302-I/ML (QFN-28-EP(6x6)) — FIGURE 1-1: PIC24FV32KA304 FAMILY GENERAL BLOCK DIAGRAM
FIGURE 1-1: PIC24FV32KA304 FAMILY GENERAL BLOCK DIAGRAM
P24 · p24_fig01867×977px
PIC24F32KA302-I/ML (QFN-28-EP(6x6)) — FIGURE 2-2: EXAMPLE OF MCLR PIN CONNECTIONS
FIGURE 2-2: EXAMPLE OF MCLR PIN CONNECTIONS
P27 · p27_fig01867×1876px
PIC24F32KA302-I/ML (QFN-28-EP(6x6)) — FIGURE 2-5: SUGGESTED PLACEMENT OF THE OSCILLATOR CIRCUIT
FIGURE 2-5: SUGGESTED PLACEMENT OF THE OSCILLATOR CIRCUIT
P232 · p232_fig01924×832px
PIC24F32KA302-I/ML (QFN-28-EP(6x6)) — FIGURE 25-1: TYPICAL CONNECTIONS AND INTERNAL CONFIGURATION FOR CAPACITANCE MEASUREMENT
FIGURE 25-1: TYPICAL CONNECTIONS AND INTERNAL CONFIGURATION FOR CAPACITANCE MEASUREMENT
P232 · p232_fig02977×660px
PIC24F32KA302-I/ML (QFN-28-EP(6x6)) — FIGURE 25-2: TYPICAL CONNECTIONS AND INTERNAL CONFIGURATION FOR TIME MEASUREMENT
FIGURE 25-2: TYPICAL CONNECTIONS AND INTERNAL CONFIGURATION FOR TIME MEASUREMENT
P233 · p233_fig011256×977px
PIC24F32KA302-I/ML (QFN-28-EP(6x6)) — FIGURE 25-3: TYPICAL CONNECTIONS AND INTERNAL CONFIGURATION FOR PULSE DELAY GENERATION
FIGURE 25-3: TYPICAL CONNECTIONS AND INTERNAL CONFIGURATION FOR PULSE DELAY GENERATION
P233 · p233_fig01P233
PIC24F32KA302-I/ML (QFN-28-EP(6x6)) — Datasheet Page 233 (p233_fig01)
Datasheet Page 233 (p233_fig01)
P344 · p344_fig011778×2733px
PIC24F32KA302-I/ML (QFN-28-EP(6x6)) — PIC24FV32KA304 FAMILY | DS30009995E-page 344  2011-2017 Microchip Technology Inc. | Microchip Technology Drawing C04-103D Sheet 2 of 2 | For the most current package drawings, please see the Microchip Packaging Specification located at htt
PIC24FV32KA304 FAMILY | DS30009995E-page 344  2011-2017 Microchip Technology Inc. | Microchip Technology Drawing C04-103D Sheet 2 of 2 | For the most current package drawings, please see the Microchip Packaging Specification located at htt
P344 · p344_fig01P344
PIC24F32KA302-I/ML (QFN-28-EP(6x6)) — Datasheet Page 344 (p344_fig01)
Datasheet Page 344 (p344_fig01)
P345 · p345_fig011778×2521px
PIC24F32KA302-I/ML (QFN-28-EP(6x6)) — PIC24FV32KA304 FAMILY
PIC24FV32KA304 FAMILY
P345 · p345_fig01P345
PIC24F32KA302-I/ML (QFN-28-EP(6x6)) — Datasheet Page 345 (p345_fig01)
Datasheet Page 345 (p345_fig01)
P348 · p348_fig011778×2733px
PIC24F32KA302-I/ML (QFN-28-EP(6x6)) — PIC24FV32KA304 FAMILY | DS30009995E-page 348  2011-2017 Microchip Technology Inc. | RECOMMENDED LAND PATTERN | 44-Lead Plastic Thin Quad Flatpack (PT) - 10X10X1 mm Body, 2.00 mm Footprint [TQFP] | SILK SCREEN | 1 2 | 44 C1 | E | G | Y1 | X
PIC24FV32KA304 FAMILY | DS30009995E-page 348  2011-2017 Microchip Technology Inc. | RECOMMENDED LAND PATTERN | 44-Lead Plastic Thin Quad Flatpack (PT) - 10X10X1 mm Body, 2.00 mm Footprint [TQFP] | SILK SCREEN | 1 2 | 44 C1 | E | G | Y1 | X
1 / 2 ページ (13 点の抽出図面)

電気仕様 & 部品詳細スペック (PIC24F32KA302-I/ML)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:PIC24F32KA302-I/ML (QFN-28-EP(6x6)) は 28 ピンの標準電子部品・コネクタで、パッケージ外形は 6.00 × 6.00 × 1.00 mm（ピンピッチ e = 0.65 mm）です。動作電源電圧 1.8V to 3.6V、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、UART, SPI, I2C, ADC, PWM, IrDA, RTC/CLK インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V to 3.6V
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
32 kHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
6.00 × 6.00 × 1.00 mm (A1=0.03 mm)
パッケージ系列: QFN (QFN-28-EP(6x6))
ピン数・リードピッチN / e
28 Pins | Pitch e = 0.65 mm (25.6 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
UART, SPI, I2C, ADC, PWM, IrDA, RTC/CLK
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル29 ピン自動バス分類
OK
IPC-7351B フットプリント29 パッド · ピッチ 0.65mm
OK
IPC-7525 60% はんだペースト開口EPAD 4.70×4.70mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (QFN-28-EP(6x6))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
6.00 × 6.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.00mm · e=0.65mm
パッド寸法 (W × L)Level B
0.36 × 0.85 mm
ピン数 / 総パッド数Topology
29P / 29Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
Per application circuit
QFN-28-EP(6x6)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — PIC24F32KA302-I/ML (QFN-28-EP(6x6))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

PIC24F32KA302-I/ML (QFN-28-EP(6x6)) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 PIC24F32KA302-I/ML (QFN-28-EP(6x6) パッケージ) は全 29 ピン構成で、ピンピッチは 0.65 mm、動作電源電圧範囲 VCC は 1.8V to 3.6V です。主なピン：1 (RA5: マルチプレクスI/O・ペリフェラル端子 RA5 (General)), 2 (VREF+: マルチプレクスI/O・ペリフェラル端子 VREF+ (General)), 3 (VREF-: マルチプレクスI/O・ペリフェラル端子 VREF- (General)), 4 (ULPWU: マルチプレクスI/O・ペリフェラル端子 ULPWU (General)), 5 (U2RX: マルチプレクスI/O・ペリフェラル端子 U2RX (General)), 6 (U1RX: マルチプレクスI/O・ペリフェラル端子 U1RX (General))。

PIC24F32KA302-I/ML の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、PIC24F32KA302-I/ML (QFN-28-EP(6x6)) の本体外形は 6.00 × 6.00 mm、ピッチ e = 0.65 mm、合計 29 パッドで構成されています（中央放熱パッド EPAD 4.70 × 4.70 mm、IPC-7525 60% 開口ペーストマスク付き）。

PIC24F32KA302-I/ML の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの PIC24F32KA302-I/ML (MICROCHIP, QFN-28-EP(6x6)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (29 ピン) & PIC24F32KA30 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1RA5Digital_IO信号端子 RA5（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: RA5。対応バス/インターフェース: General。
2VREF+Analog信号端子 VREF+（方向: Analog、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: VREF+。対応バス/インターフェース: General。
3VREF-Analog信号端子 VREF-（方向: Analog、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: VREF-。対応バス/インターフェース: General。
4ULPWUDigital_IO信号端子 ULPWU（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: ULPWU。対応バス/インターフェース: General。
5U2RXDigital_IO信号端子 U2RX（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: U2RX。対応バス/インターフェース: General。
6U1RXDigital_IO信号端子 U1RX（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: U1RX。対応バス/インターフェース: General。
7RA2Digital_IO信号端子 RA2（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: RA2。対応バス/インターフェース: General。
8RA3Digital_IO信号端子 RA3（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: RA3。対応バス/インターフェース: General。
9U2RTSDigital_IO信号端子 U2RTS（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: U2RTS。対応バス/インターフェース: General。
10U2CTSDigital_IO信号端子 U2CTS（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: U2CTS。対応バス/インターフェース: General。
11U1TXDigital_IO信号端子 U1TX（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: U1TX。対応バス/インターフェース: General。
12U1CTSDigital_IO信号端子 U1CTS（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: U1CTS。対応バス/インターフェース: General。
13U1RTSDigital_IO信号端子 U1RTS（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: U1RTS。対応バス/インターフェース: General。
14RA6Digital_IO信号端子 RA6（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: RA6。対応バス/インターフェース: General。
15SS2Digital_IO信号端子 SS2（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: SS2。対応バス/インターフェース: General。
16SDO1Digital_IO信号端子 SDO1（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: SDO1。対応バス/インターフェース: General。
17SDI1Digital_IO信号端子 SDI1（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: SDI1。対応バス/インターフェース: General。
18T3CKDigital_IO信号端子 T3CK（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: T3CK。対応バス/インターフェース: General。
19VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
20VDDPower_In1.8V to 3.6V 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 3.6V) です。
21IO10Digital_IOGPIO10 / RTC_GPIO10 / TOUCH10 / ADC1_CH9 / FSPICS0
22IO11Digital_IOGPIO11 / RTC_GPIO11 / TOUCH11 / ADC2_CH0 / FSPID
23IO12Digital_IOGPIO12 / RTC_GPIO12 / TOUCH12 / ADC2_CH1 / FSPICLK
24Vss/AVssGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (Vss/AVss) です。
25Vdd/AVddPower_In1.8V to 3.6V 電源ドメインで動作する正電源入力端子 (Vdd/AVdd、最大定格: 3.6V) です。
26#MCLR/VPP/RA5Digital_IO信号端子 #MCLR/VPP/RA5（方向: I/O、電圧域: 1.8V to 3.6V）。多重化オルタネート機能: #MCLR/VPP/RA5。対応バス/インターフェース: General。
27IO47Digital_IOGPIO47 / SPICLK_P_DIFF / SUBSPICLK_P_DIFF
28IO33Digital_IOGPIO33 / FSPIHD / SUBSPIHD / SPIIO4
29EPGNDパッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。
探索部品パッケージメーカーアップロード