PIC24F32KA302-I/ML (QFN-28-EP(6x6)) — Symbol, Footprint IPC-7351B & 3D STEP Model

PIC24F32KA302-I/ML

MICROCHIPID: C219287QFN-28-EP(6x6) · 29 Pins · Pitch 0.65mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · PIC24F32KA302-I/ML (QFN-28-EP(6x6))1RA52VREF+3VREF-4ULPWU5U2RX6U1RX7RA28RA39U2RTS10U2CTS11U1TX12U1CTS13U1RTS14RA615SS229EP28IO3327IO4726#MCLR/VPP/RA25Vdd/AVdd24Vss/AVss23IO1222IO1121IO1020VDD19VSS18T3CK17SDI116SDO1Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.825.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4mm
2. 2D-FOOTPRINT
1234567891011121314151617181920212223242526272829E=6.00mm · Pitch e=0.65mmD=6.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3D-MODELL
Gehäusekörper: 6.00mm × 6.00mm · Raster: 0.65mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (29/29)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1RA5I/OMultiplex-I/O- & Peripherie-Pin RA5 (General)
2VREF+AnalogMultiplex-I/O- & Peripherie-Pin VREF+ (General)
3VREF-AnalogMultiplex-I/O- & Peripherie-Pin VREF- (General)
4ULPWUI/OMultiplex-I/O- & Peripherie-Pin ULPWU (General)
5U2RXI/OMultiplex-I/O- & Peripherie-Pin U2RX (General)
6U1RXI/OMultiplex-I/O- & Peripherie-Pin U1RX (General)
7RA2I/OMultiplex-I/O- & Peripherie-Pin RA2 (General)
8RA3I/OMultiplex-I/O- & Peripherie-Pin RA3 (General)
9U2RTSI/OMultiplex-I/O- & Peripherie-Pin U2RTS (General)
10U2CTSI/OMultiplex-I/O- & Peripherie-Pin U2CTS (General)
11U1TXI/OMultiplex-I/O- & Peripherie-Pin U1TX (General)
12U1CTSI/OMultiplex-I/O- & Peripherie-Pin U1CTS (General)
13U1RTSI/OMultiplex-I/O- & Peripherie-Pin U1RTS (General)
14RA6I/OMultiplex-I/O- & Peripherie-Pin RA6 (General)
15SS2I/OMultiplex-I/O- & Peripherie-Pin SS2 (General)
16SDO1I/OMultiplex-I/O- & Peripherie-Pin SDO1 (General)
17SDI1I/OMultiplex-I/O- & Peripherie-Pin SDI1 (General)
18T3CKI/OMultiplex-I/O- & Peripherie-Pin T3CK (General)
19VSSGNDMasseanschluss (VSS)
20VDDPowerVersorgungsspannungseingang (VDD — 1.8V to 3.6V)
21IO10I/OGPIO10 / RTC_GPIO10 / TOUCH10 / ADC1_CH9 / FSPICS0
22IO11I/OGPIO11 / RTC_GPIO11 / TOUCH11 / ADC2_CH0 / FSPID
23IO12I/OGPIO12 / RTC_GPIO12 / TOUCH12 / ADC2_CH1 / FSPICLK
24Vss/AVssGNDMasseanschluss (Vss/AVss)
25Vdd/AVddPowerVersorgungsspannungseingang (Vdd/AVdd — 1.8V to 3.6V)
26#MCLR/VPP/RA5I/OMultiplex-I/O- & Peripherie-Pin #MCLR/VPP/RA5 (General)
27IO47I/OGPIO47 / SPICLK_P_DIFF / SUBSPICLK_P_DIFF
28IO33I/OGPIO33 / FSPIHD / SUBSPIHD / SPIIO4
29EPGNDFreiliegendes Thermal- & Masse-Pad (EP)
PIN 1 RA5
I/O
Multiplex-I/O- & Peripherie-Pin RA5 (General)
Designhinweis: Signal terminal RA5 (I/O, 1.8V to 3.6V domain). Multiplexed alternate functions: RA5. Supported peripheral buses: General.
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 13 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: PIC24F32KA302-I/ML (MICROCHIP · QFN-28-EP(6x6))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
PIC24F32KA302-I/ML (QFN-28-EP(6x6)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
PIC24F32KA302-I/ML (QFN-28-EP(6x6)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (29 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
PIC24F32KA302-I/ML (QFN-28-EP(6x6)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
PIC24F32KA302-I/ML (QFN-28-EP(6x6)) - 4. Gehäuseabmessungen (D×E×A)
QFN-28-EP(6x6) · 6.00×6.00mm · Raster 0.65mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
PIC24F32KA302-I/ML (QFN-28-EP(6x6)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (29 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
PIC24F32KA302-I/ML (QFN-28-EP(6x6)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (13 Abb. · Seite 1/2)
Zeige 1–12 von 13 unbeschnittenen Originalzeichnungen für PIC24F32KA30
P15 · p15_fig011540×2026px
PIC24F32KA302-I/ML (QFN-28-EP(6x6)) — FIGURE 1-1: PIC24FV32KA304 FAMILY GENERAL BLOCK DIAGRAM
FIGURE 1-1: PIC24FV32KA304 FAMILY GENERAL BLOCK DIAGRAM
P24 · p24_fig01867×977px
PIC24F32KA302-I/ML (QFN-28-EP(6x6)) — FIGURE 2-2: EXAMPLE OF MCLR PIN CONNECTIONS
FIGURE 2-2: EXAMPLE OF MCLR PIN CONNECTIONS
P27 · p27_fig01867×1876px
PIC24F32KA302-I/ML (QFN-28-EP(6x6)) — FIGURE 2-5: SUGGESTED PLACEMENT OF THE OSCILLATOR CIRCUIT
FIGURE 2-5: SUGGESTED PLACEMENT OF THE OSCILLATOR CIRCUIT
P232 · p232_fig01924×832px
PIC24F32KA302-I/ML (QFN-28-EP(6x6)) — FIGURE 25-1: TYPICAL CONNECTIONS AND INTERNAL CONFIGURATION FOR CAPACITANCE MEASUREMENT
FIGURE 25-1: TYPICAL CONNECTIONS AND INTERNAL CONFIGURATION FOR CAPACITANCE MEASUREMENT
P232 · p232_fig02977×660px
PIC24F32KA302-I/ML (QFN-28-EP(6x6)) — FIGURE 25-2: TYPICAL CONNECTIONS AND INTERNAL CONFIGURATION FOR TIME MEASUREMENT
FIGURE 25-2: TYPICAL CONNECTIONS AND INTERNAL CONFIGURATION FOR TIME MEASUREMENT
P233 · p233_fig011256×977px
PIC24F32KA302-I/ML (QFN-28-EP(6x6)) — FIGURE 25-3: TYPICAL CONNECTIONS AND INTERNAL CONFIGURATION FOR PULSE DELAY GENERATION
FIGURE 25-3: TYPICAL CONNECTIONS AND INTERNAL CONFIGURATION FOR PULSE DELAY GENERATION
P233 · p233_fig01P233
PIC24F32KA302-I/ML (QFN-28-EP(6x6)) — Datasheet Page 233 (p233_fig01)
Datasheet Page 233 (p233_fig01)
P344 · p344_fig011778×2733px
PIC24F32KA302-I/ML (QFN-28-EP(6x6)) — PIC24FV32KA304 FAMILY | DS30009995E-page 344  2011-2017 Microchip Technology Inc. | Microchip Technology Drawing C04-103D Sheet 2 of 2 | For the most current package drawings, please see the Microchip Packaging Specification located at htt
PIC24FV32KA304 FAMILY | DS30009995E-page 344  2011-2017 Microchip Technology Inc. | Microchip Technology Drawing C04-103D Sheet 2 of 2 | For the most current package drawings, please see the Microchip Packaging Specification located at htt
P344 · p344_fig01P344
PIC24F32KA302-I/ML (QFN-28-EP(6x6)) — Datasheet Page 344 (p344_fig01)
Datasheet Page 344 (p344_fig01)
P345 · p345_fig011778×2521px
PIC24F32KA302-I/ML (QFN-28-EP(6x6)) — PIC24FV32KA304 FAMILY
PIC24FV32KA304 FAMILY
P345 · p345_fig01P345
PIC24F32KA302-I/ML (QFN-28-EP(6x6)) — Datasheet Page 345 (p345_fig01)
Datasheet Page 345 (p345_fig01)
P348 · p348_fig011778×2733px
PIC24F32KA302-I/ML (QFN-28-EP(6x6)) — PIC24FV32KA304 FAMILY | DS30009995E-page 348  2011-2017 Microchip Technology Inc. | RECOMMENDED LAND PATTERN | 44-Lead Plastic Thin Quad Flatpack (PT) - 10X10X1 mm Body, 2.00 mm Footprint [TQFP] | SILK SCREEN | 1 2 | 44 C1 | E | G | Y1 | X
PIC24FV32KA304 FAMILY | DS30009995E-page 348  2011-2017 Microchip Technology Inc. | RECOMMENDED LAND PATTERN | 44-Lead Plastic Thin Quad Flatpack (PT) - 10X10X1 mm Body, 2.00 mm Footprint [TQFP] | SILK SCREEN | 1 2 | 44 C1 | E | G | Y1 | X
Seite 1 / 2 (13 extrahierte Abbildungen)

Elektrische Spezifikationen & Bauteildetails (PIC24F32KA302-I/ML)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:PIC24F32KA302-I/ML (QFN-28-EP(6x6)) ist ein 28-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 6.00 × 6.00 × 1.00 mm (Pin-Raster e = 0.65 mm). Ausgelegt für 1.8V to 3.6V Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und UART, SPI, I2C, ADC, PWM, IrDA, RTC/CLK Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V to 3.6V
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
32 kHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
6.00 × 6.00 × 1.00 mm (A1=0.03 mm)
Gehäusefamilie: QFN (QFN-28-EP(6x6))
Pinanzahl & RastermaßN / e
28 Pins | Pitch e = 0.65 mm (25.6 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
UART, SPI, I2C, ADC, PWM, IrDA, RTC/CLK
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol29 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint29 Pads · Raster 0.65mm
OK
IPC-7525 60% LotpastenfensterEPAD 4.70×4.70mm Gitterteilung
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (QFN-28-EP(6x6))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
6.00 × 6.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=1.00mm · e=0.65mm
Pad-Abmessungen (W × L)Level B
0.36 × 0.85 mm
Pins / Gesamt-PadsTopology
29P / 29Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Per application circuit
QFN-28-EP(6x6)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — PIC24F32KA302-I/ML (QFN-28-EP(6x6))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des PIC24F32KA302-I/ML (QFN-28-EP(6x6))?

Das Bauteil PIC24F32KA302-I/ML von MICROCHIP im QFN-28-EP(6x6)-Gehäuse besitzt 29 Pins mit einem Rastermaß (Pitch) von 0.65 mm und einem Betriebsspannungsbereich VCC von 1.8V to 3.6V. Wichtige Pins: 1 (RA5: Multiplex-I/O- & Peripherie-Pin RA5 (General)), 2 (VREF+: Multiplex-I/O- & Peripherie-Pin VREF+ (General)), 3 (VREF-: Multiplex-I/O- & Peripherie-Pin VREF- (General)), 4 (ULPWU: Multiplex-I/O- & Peripherie-Pin ULPWU (General)), 5 (U2RX: Multiplex-I/O- & Peripherie-Pin U2RX (General)), 6 (U1RX: Multiplex-I/O- & Peripherie-Pin U1RX (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der PIC24F32KA302-I/ML?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des PIC24F32KA302-I/ML (QFN-28-EP(6x6)) 6.00 × 6.00 mm bei einem Pitch e = 0.65 mm und 29 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 4.70 × 4.70 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für PIC24F32KA302-I/ML heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für PIC24F32KA302-I/ML (MICROCHIP, QFN-28-EP(6x6)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (29 Pins) & PIC24F32KA30 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1RA5Digital_IOSignalanschluss RA5 (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: RA5. Unterstützte Bus-Schnittstellen: General.
2VREF+AnalogSignalanschluss VREF+ (Richtung: Analog, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: VREF+. Unterstützte Bus-Schnittstellen: General.
3VREF-AnalogSignalanschluss VREF- (Richtung: Analog, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: VREF-. Unterstützte Bus-Schnittstellen: General.
4ULPWUDigital_IOSignalanschluss ULPWU (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: ULPWU. Unterstützte Bus-Schnittstellen: General.
5U2RXDigital_IOSignalanschluss U2RX (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: U2RX. Unterstützte Bus-Schnittstellen: General.
6U1RXDigital_IOSignalanschluss U1RX (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: U1RX. Unterstützte Bus-Schnittstellen: General.
7RA2Digital_IOSignalanschluss RA2 (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: RA2. Unterstützte Bus-Schnittstellen: General.
8RA3Digital_IOSignalanschluss RA3 (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: RA3. Unterstützte Bus-Schnittstellen: General.
9U2RTSDigital_IOSignalanschluss U2RTS (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: U2RTS. Unterstützte Bus-Schnittstellen: General.
10U2CTSDigital_IOSignalanschluss U2CTS (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: U2CTS. Unterstützte Bus-Schnittstellen: General.
11U1TXDigital_IOSignalanschluss U1TX (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: U1TX. Unterstützte Bus-Schnittstellen: General.
12U1CTSDigital_IOSignalanschluss U1CTS (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: U1CTS. Unterstützte Bus-Schnittstellen: General.
13U1RTSDigital_IOSignalanschluss U1RTS (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: U1RTS. Unterstützte Bus-Schnittstellen: General.
14RA6Digital_IOSignalanschluss RA6 (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: RA6. Unterstützte Bus-Schnittstellen: General.
15SS2Digital_IOSignalanschluss SS2 (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: SS2. Unterstützte Bus-Schnittstellen: General.
16SDO1Digital_IOSignalanschluss SDO1 (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: SDO1. Unterstützte Bus-Schnittstellen: General.
17SDI1Digital_IOSignalanschluss SDI1 (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: SDI1. Unterstützte Bus-Schnittstellen: General.
18T3CKDigital_IOSignalanschluss T3CK (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: T3CK. Unterstützte Bus-Schnittstellen: General.
19VSSGNDElektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
20VDDPower_InPositiver Versorgungseingang (VDD) im Spannungsbereich 1.8V to 3.6V (Max. 3.6V).
21IO10Digital_IOGPIO10 / RTC_GPIO10 / TOUCH10 / ADC1_CH9 / FSPICS0
22IO11Digital_IOGPIO11 / RTC_GPIO11 / TOUCH11 / ADC2_CH0 / FSPID
23IO12Digital_IOGPIO12 / RTC_GPIO12 / TOUCH12 / ADC2_CH1 / FSPICLK
24Vss/AVssGNDElektrischer 0V-Masserückführungsanschluss (Vss/AVss) für Kernlogik, I/O-Treiber und Analogblöcke.
25Vdd/AVddPower_InPositiver Versorgungseingang (Vdd/AVdd) im Spannungsbereich 1.8V to 3.6V (Max. 3.6V).
26#MCLR/VPP/RA5Digital_IOSignalanschluss #MCLR/VPP/RA5 (Richtung: I/O, Spannungsbereich: 1.8V to 3.6V). Alternative Multiplex-Funktionen: #MCLR/VPP/RA5. Unterstützte Bus-Schnittstellen: General.
27IO47Digital_IOGPIO47 / SPICLK_P_DIFF / SUBSPICLK_P_DIFF
28IO33Digital_IOGPIO33 / FSPIHD / SUBSPIHD / SPIIO4
29EPGNDFreiliegendes Boden-Wärmeleitpad (EP) zur primären Wärmeableitung in die Leiterplatte sowie als niederinduktiver 0V-Masserückleiter.