ChipDocs.org
⌘K
2284 器件上传PDF
HV56020T-V/KXX (VQFN-43-EP(7x7)) — Symbol, Footprint IPC-7351B & 3D STEP Model

HV56020T-V/KXX

MICROCHIPID: C1858324VQFN-43-EP(7x7) · 45 引脚 · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同步交叉探测模式 (CROSS-PROBE)点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
1. 原理图符号
U1 · HV56020T-V/KXX (VQFN-43-EP(7x7))1HVGND2CCP2+3CCP2 -4CCP1+5CCP1 -6V IN7V LL8SCK9SDI10SDO11SS12HVGND13RT14TON15SHDN16V 0 IN17V 1 IN18HVGND19R BIAS20Timer021Comp022Timer123Comp145D44HVGND43PGND42VDD41EN_CP40FB39SHT -38SHT+37D36S35S34S33S32D31D30D29D28HVGND27HV 0 OUT26V PP25HV 1 OUT24V CCGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.835.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6mm
2. 2D封装焊盘
123456789101112252627282930314342414039383736353433321314151617181920212223244544E=7.00mm · Pitch e=0.50mmD=7.00mm-6-5-4-3-2-101234566543210-1-2-3-4-5-6mm
3. 3D实体模型
封装外形: 7.00mm × 7.00mm · 间距 Pitch: 0.50mm · 标尺网格步距: 1.00mm实时同步 <100ms

引脚定义三维联动 (Symbol / 2D / 3D) (45/45)

点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
引脚符号类型功能说明 (ZH)
1HVGNDGND电源参考地引脚 (HVGND)
2CCP2+I/O多功能复用 I/O 与外设引脚 CCP2+ (General)
3CCP2 -I/O多功能复用 I/O 与外设引脚 CCP2 - (General)
4CCP1+I/O多功能复用 I/O 与外设引脚 CCP1+ (General)
5CCP1 -I/O多功能复用 I/O 与外设引脚 CCP1 - (General)
6V INI/O多功能复用 I/O 与外设引脚 V IN (General)
7V LLI/O多功能复用 I/O 与外设引脚 V LL (General)
8SCKI/O多功能复用 I/O 与外设引脚 SCK (SPI)
9SDII/O多功能复用 I/O 与外设引脚 SDI (SPI)
10SDOI/O多功能复用 I/O 与外设引脚 SDO (SPI)
11SSI/O多功能复用 I/O 与外设引脚 SS (SPI)
12HVGNDGND电源参考地引脚 (HVGND)
13RTI/O多功能复用 I/O 与外设引脚 RT (General)
14TONI/O多功能复用 I/O 与外设引脚 TON (General)
15SHDNI/O多功能复用 I/O 与外设引脚 SHDN (General)
16V 0 INI/O多功能复用 I/O 与外设引脚 V 0 IN (General)
17V 1 INI/O多功能复用 I/O 与外设引脚 V 1 IN (General)
18HVGNDGND电源参考地引脚 (HVGND)
19R BIASI/O多功能复用 I/O 与外设引脚 R BIAS (General)
20Timer0I/O多功能复用 I/O 与外设引脚 Timer0 (General)
21Comp0I/O多功能复用 I/O 与外设引脚 Comp0 (General)
22Timer1I/O多功能复用 I/O 与外设引脚 Timer1 (General)
23Comp1I/O多功能复用 I/O 与外设引脚 Comp1 (General)
24V CCI/O多功能复用 I/O 与外设引脚 V CC (General)
25HV 1 OUTI/O多功能复用 I/O 与外设引脚 HV 1 OUT (General)
26V PPI/O多功能复用 I/O 与外设引脚 V PP (General)
27HV 0 OUTI/O多功能复用 I/O 与外设引脚 HV 0 OUT (General)
28HVGNDGND电源参考地引脚 (HVGND)
29DI/O多功能复用 I/O 与外设引脚 D (General)
30DI/O多功能复用 I/O 与外设引脚 D (General)
31DI/O多功能复用 I/O 与外设引脚 D (General)
32DI/O多功能复用 I/O 与外设引脚 D (General)
33SI/O多功能复用 I/O 与外设引脚 S (General)
34SI/O多功能复用 I/O 与外设引脚 S (General)
35SI/O多功能复用 I/O 与外设引脚 S (General)
36SI/O多功能复用 I/O 与外设引脚 S (General)
37DI/O多功能复用 I/O 与外设引脚 D (General)
38SHT+I/O多功能复用 I/O 与外设引脚 SHT+ (General)
39SHT -I/O多功能复用 I/O 与外设引脚 SHT - (General)
40FBI/O多功能复用 I/O 与外设引脚 FB (General)
41EN_CPI/O多功能复用 I/O 与外设引脚 EN_CP (General)
42VDDPower稳压电源输出端 (VDD — 2.7V to 5.5V)
43PGNDGND电源参考地引脚 (PGND)
44HVGNDGND电源参考地引脚 (HVGND)
45DI/O多功能复用 I/O 与外设引脚 D (General)
PIN 1 HVGND
GND
电源参考地引脚 (HVGND)
PCB布线建议: HighVoltageGround
IPC-7351B 焊接密度与跨距 C/G/Z 调整

规格书PDF在线浏览与工程图画廊 (6 标准工程图 + 15 提取细节图)

直接在页面内查阅原厂PDF文档，或点击图纸全屏放大查看细节
在新窗口打开PDF ↗阅读规格书PDF (.pdf)
PDF VIEWER原厂官方芯片数据手册: HV56020T-V/KXX (MICROCHIP · VQFN-43-EP(7x7))
可在下方嵌入阅读器中直接滚动翻页、Ctrl+F 搜索关键词或全屏放大
1. 3D真实封装照片级模型REPRESENTATIVE
HV56020T-V/KXX (VQFN-43-EP(7x7)) - 1. 3D真实封装照片级模型
高精度实体渲染放大 ›
2. 标准引脚分布图 (Top View)CLEANROOM PINOUT
HV56020T-V/KXX (VQFN-43-EP(7x7)) - 2. 标准引脚分布图 (Top View)
准确封装引脚分布 (45 引脚)放大 ›
3. 原厂规格书引脚图PDF PINOUT
HV56020T-V/KXX (VQFN-43-EP(7x7)) - 3. 原厂规格书引脚图
无损原始引脚图放大 ›
4. 封装机械外形图 (D×E×A)PACKAGE DIMENSIONS
HV56020T-V/KXX (VQFN-43-EP(7x7)) - 4. 封装机械外形图 (D×E×A)
VQFN-43-EP(7x7) · 7.00×7.00mm · 节距 0.50mm放大 ›
5. 推荐PCB焊盘图LAND PATTERN
HV56020T-V/KXX (VQFN-43-EP(7x7)) - 5. 推荐PCB焊盘图
IPC-7351B 焊盘 (45 Pads)放大 ›
6. 典型应用原理图SCHEMATIC
HV56020T-V/KXX (VQFN-43-EP(7x7)) - 6. 典型应用原理图
Typical Application Schematic放大 ›
Datasheet 原始引脚图与技术图纸库 (15 张图纸 · 第 1/2 页)
显示第 1–12 张，共 15 张完整原图 (来自 HV56020 系列)
P1 · p01_fig01376×200px
HV56020T-V/KXX (VQFN-43-EP(7x7)) — Dual High Voltage Op Amp with Step-Up Converter and Power MOSFET
Dual High Voltage Op Amp with Step-Up Converter and Power MOSFET
P1 · p01_fig02868×1135px
HV56020T-V/KXX (VQFN-43-EP(7x7)) —  2020 Microchip Technology Inc. DS20006335A-page 1
 2020 Microchip Technology Inc. DS20006335A-page 1
P2 · p02_fig011917×1645px
HV56020T-V/KXX (VQFN-43-EP(7x7)) — HV56020 | Block Diagram | HVGND | RBIAS | + | -comp | Offset & | Delay comp | + | -comp | Offset & | Delay comp | CCP2 | CCP1 | Regulated Charge Pump | Converter | DC-to-DC Controller | GATE DRIVER | Power MOSFET | VPP SHT+ FB D VIN | HVOUT
HV56020 | Block Diagram | HVGND | RBIAS | + | -comp | Offset & | Delay comp | + | -comp | Offset & | Delay comp | CCP2 | CCP1 | Regulated Charge Pump | Converter | DC-to-DC Controller | GATE DRIVER | Power MOSFET | VPP SHT+ FB D VIN | HVOUT
P15 · p15_fig011773×1831px
HV56020T-V/KXX (VQFN-43-EP(7x7)) — FIGURE 3-1: VQFN 43-Lead 7 x 7 mm.
FIGURE 3-1: VQFN 43-Lead 7 x 7 mm.
P15 · p15_fig01P15
HV56020T-V/KXX (VQFN-43-EP(7x7)) — Datasheet Page 15 (p15_fig01)
Datasheet Page 15 (p15_fig01)
P29 · p29_fig011559×964px
HV56020T-V/KXX (VQFN-43-EP(7x7)) — FIGURE 5-1: Application Block Diagram.
FIGURE 5-1: Application Block Diagram.
P30 · p30_fig011633×917px
HV56020T-V/KXX (VQFN-43-EP(7x7)) — FIGURE 5-2: HV56020 PCB Layout Diagram.
FIGURE 5-2: HV56020 PCB Layout Diagram.
P32 · p32_fig011651×684px
HV56020T-V/KXX (VQFN-43-EP(7x7)) — XXXXXXX | YYWWNNN | HV56020 | 2012256 | 3 e | 43-Lead VQFN Example
XXXXXXX | YYWWNNN | HV56020 | 2012256 | 3 e | 43-Lead VQFN Example
P32 · p32_fig02687×547px
HV56020T-V/KXX (VQFN-43-EP(7x7)) — 43-Lead VQFN Example
43-Lead VQFN Example
P32 · p32_fig03688×547px
HV56020T-V/KXX (VQFN-43-EP(7x7)) — 43-Lead VQFN Example
43-Lead VQFN Example
P32 · p32_fig041361×616px
HV56020T-V/KXX (VQFN-43-EP(7x7)) — Note: In the event the full Microchip part number cannot be marked on one line, it will be carried over to the next line, thus limiting the number of available characters for customer-specific information. | 3 e | 3 e
Note: In the event the full Microchip part number cannot be marked on one line, it will be carried over to the next line, thus limiting the number of available characters for customer-specific information. | 3 e | 3 e
P34 · p34_fig011778×2729px
HV56020T-V/KXX (VQFN-43-EP(7x7)) — HV56020 | DS20006335A-page 34  2020 Microchip Technology Inc. | Microchip Technology Drawing C04-471 Rev. A Sheet 2 of 2 | For the most current package drawings, please see the Microchip Packaging Specification located at http://www.microc
HV56020 | DS20006335A-page 34  2020 Microchip Technology Inc. | Microchip Technology Drawing C04-471 Rev. A Sheet 2 of 2 | For the most current package drawings, please see the Microchip Packaging Specification located at http://www.microc
第 1 / 2 页 (共 15 张提取图纸)

电气参数与元器件规格详情 (HV56020T-V/KXX)

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口 (ZH)
标准电子与连接器元件
详细概述:HV56020T-V/KXX (VQFN-43-EP(7x7)) 是一款 43 引脚的标准电子与连接器元件，机械封装尺寸为 7.00 × 7.00 × 0.90 mm（引脚间距 e = 0.50 mm）。工作电压范围 2.7V to 5.5V，工作温度 -55°C to +150°C，内置 SPI, DAC, PWM 通信接口。
工作电源电压范围V_CC / V_DD
2.7V to 5.5V
请在电源引脚 2mm 内布置 100nF + 10µF X7R 去耦电容
工作环境温度范围T_A
-55°C to +150°C
工业级温度规范；最高结温 T_J(max) = +125°C
时钟与射频工作频率f_CLK / f_RF
24 MHz
源自数据手册电气参数表
额定电流与功耗参数I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
请严格遵守单引脚最大电流限制
机械封装外廓尺寸D × E × A
7.00 × 7.00 × 0.90 mm (A1=0.03 mm)
封装类型：QFN (VQFN-43-EP(7x7))
引脚总数与中心间距N / e
43 Pins | Pitch e = 0.50 mm (19.7 mil)
基于 IPC-7351B 中心距 C 数学归一化
内置外设与总线接口Buses
SPI, DAC, PWM
与原理图符号、2D 焊盘及 3D 模型四向同步
回流焊与潮敏等级规范IPC / MSL
IPC-7351B Level B | J-STD-020 (峰值 260°C) | MSL-3
底部散热焊盘采用 60% 网格钢网开窗防气泡
工程安全警示: SMT 贴片前请核对丝印层第 1 引脚斜角标识。
工程安全警示: 底部散热焊盘需通过 Ø0.3mm 散热过孔阵列连接至内层完整 GND 铜皮。

5项工业标准验证

导出文件前自动执行几何与电气校验
5/5 全部通过
IEEE-315 原理图符号45 个引脚自动按总线分组
OK
IPC-7351B 封装焊盘45 个焊盘 · 节距 0.50mm
OK
IPC-7525 60% 钢网开窗EPAD 5.26×6.90mm 网格开窗
OK
DFM 可制造性规则 (JLCPCB / PCBWay)焊盘最小间距: 0.25mm
OK
3D STEP AP214 & GLB原点完全对齐 (0,0,0)
OK

实物验证与工程师技术评价

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口
5.00 PCB Verified

机械外形尺寸与焊盘 (Land Pattern) (VQFN-43-EP(7x7))

由芯片数据手册提取并按 IPC-7351B 规范化
mm
封装本体尺寸 (D × E)Nominal
7.00 × 7.00 mm
封装高度 (A) 与引脚间距 (e)IPC-7351B
A=0.90mm · e=0.50mm
焊盘尺寸 (W × L)Level B
0.25 × 0.85 mm
引脚数 / 总焊盘数Topology
45P / 45Pad (QUAD_ROW)

推荐外围 BOM 器件与原位替代料号 (Drop-in)

标准应用电路伴随无源器件及引脚 1:1 兼容替代型号
DFM READY
位号 / 替代型号参数值 / 封装电路作用与 PCB 布局规则 (Layout Rule)
N/A
BOM
按应用电路选取
VQFN-43-EP(7x7)
按额定负载电流计算走线宽度，并遵循 IPC-2221 电气间隙规范。

工程技术常见问题 (FAQ) — HV56020T-V/KXX (VQFN-43-EP(7x7))

关于引脚定义、IPC-7351B 焊盘尺寸及 CAD 格式导出的快速解答
IPC-7351B / IEEE-315

HV56020T-V/KXX (VQFN-43-EP(7x7)) 的引脚排列 (Pinout) 与供电电压参数是什么？

MICROCHIP 生产的 HV56020T-V/KXX 采用 VQFN-43-EP(7x7) 封装，共 45 脚，引脚间距 0.50 mm，工作电压范围 VCC 2.7V to 5.5V。主要引脚包括：1 (HVGND: 电源参考地引脚 (HVGND)), 2 (CCP2+: 多功能复用 I/O 与外设引脚 CCP2+ (General)), 3 (CCP2 -: 多功能复用 I/O 与外设引脚 CCP2 - (General)), 4 (CCP1+: 多功能复用 I/O 与外设引脚 CCP1+ (General)), 5 (CCP1 -: 多功能复用 I/O 与外设引脚 CCP1 - (General)), 6 (V IN: 多功能复用 I/O 与外设引脚 V IN (General))。

HV56020T-V/KXX 的 IPC-7351B 标准 PCB 封装焊盘尺寸是多少？

依据数据手册机械尺寸及 IPC-7351B Level B (中等密度) 规范，HV56020T-V/KXX (VQFN-43-EP(7x7)) 本体轮廓为 7.00 × 7.00 mm，引脚间距 e = 0.50 mm，共计 45 个铜箔焊盘，附带中心散热焊盘 (EPAD) 5.26 × 6.90 mm (遵循 IPC-7525 60% 钢网开窗)。

哪里可以下载 HV56020T-V/KXX 的 KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr) 与 3D STEP 模型？

您可以在本页面免费下载基于 CERN-OHL-P-2.0 开源硬件协议且通过几何校验的 HV56020T-V/KXX (MICROCHIP, VQFN-43-EP(7x7)) 完整 CAD 库，包含 KiCad 8 封装、原理图符号、Fusion 360 / Eagle (.lbr) 以及 3D STEP AP214 / WebGL GLB 模型。

静态索引附录：引脚分配表 (45 脚) 与 HV56020 系列同族变体展开静态数据表
引脚编号 (Pin #)信号名称 (Signal Name)电气类型 (Type)功能说明与 PCB 设计建议
1HVGNDGND0V 接地回路引脚 (HVGND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
2CCP2+Digital_IO信号引脚 CCP2+（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：CCP2+。支持总线接口：General。
3CCP2 -Digital_IO信号引脚 CCP2 -（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：CCP2 -。支持总线接口：General。
4CCP1+Digital_IO信号引脚 CCP1+（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：CCP1+。支持总线接口：General。
5CCP1 -Digital_IO信号引脚 CCP1 -（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：CCP1 -。支持总线接口：General。
6V INDigital_IO信号引脚 V IN（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：V IN。支持总线接口：General。
7V LLDigital_IO信号引脚 V LL（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：V LL。支持总线接口：General。
8SCKDigital_IO信号引脚 SCK（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：SPICLOCK。支持总线接口：SPI。
9SDIDigital_IO信号引脚 SDI（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：SPIDATAINPUT。支持总线接口：SPI。
10SDODigital_IO信号引脚 SDO（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：SPIDATAOUTPUT。支持总线接口：SPI。
11SSDigital_IO信号引脚 SS（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：SPICHIPSELECT。支持总线接口：SPI。
12HVGNDGND0V 接地回路引脚 (HVGND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
13RTDigital_IO信号引脚 RT（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：RT。支持总线接口：General。
14TONDigital_IO信号引脚 TON（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：TON。支持总线接口：General。
15SHDNDigital_IO信号引脚 SHDN（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：SHDN。支持总线接口：General。
16V 0 INDigital_IO信号引脚 V 0 IN（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：V 0 IN。支持总线接口：General。
17V 1 INDigital_IO信号引脚 V 1 IN（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：V 1 IN。支持总线接口：General。
18HVGNDGND0V 接地回路引脚 (HVGND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
19R BIASDigital_IO信号引脚 R BIAS（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：R BIAS。支持总线接口：General。
20Timer0Digital_IO信号引脚 Timer0（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：Timer0。支持总线接口：General。
21Comp0Digital_IO信号引脚 Comp0（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：Comp0。支持总线接口：General。
22Timer1Digital_IO信号引脚 Timer1（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：Timer1。支持总线接口：General。
23Comp1Digital_IO信号引脚 Comp1（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：Comp1。支持总线接口：General。
24V CCDigital_IO信号引脚 V CC（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：V CC。支持总线接口：General。
25HV 1 OUTDigital_IO信号引脚 HV 1 OUT（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：HV 1 OUT。支持总线接口：General。
26V PPDigital_IO信号引脚 V PP（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：V PP。支持总线接口：General。
27HV 0 OUTDigital_IO信号引脚 HV 0 OUT（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：HV 0 OUT。支持总线接口：General。
28HVGNDGND0V 接地回路引脚 (HVGND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
29DDigital_IO信号引脚 D（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：D。支持总线接口：General。
30DDigital_IO信号引脚 D（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：D。支持总线接口：General。
31DDigital_IO信号引脚 D（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：D。支持总线接口：General。
32DDigital_IO信号引脚 D（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：D。支持总线接口：General。
33SDigital_IO信号引脚 S（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：S。支持总线接口：General。
34SDigital_IO信号引脚 S（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：S。支持总线接口：General。
35SDigital_IO信号引脚 S（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：S。支持总线接口：General。
36SDigital_IO信号引脚 S（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：S。支持总线接口：General。
37DDigital_IO信号引脚 D（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：D。支持总线接口：General。
38SHT+Digital_IO信号引脚 SHT+（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：SHT+。支持总线接口：General。
39SHT -Digital_IO信号引脚 SHT -（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：SHT -。支持总线接口：General。
40FBDigital_IO信号引脚 FB（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：FB。支持总线接口：General。
41EN_CPDigital_IO信号引脚 EN_CP（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：EN_CP。支持总线接口：General。
42VDDPower_Out稳压电源输出引脚 (VDD)，工作电压域：2.7V to 5.5V（最高耐压：5.5V）。
43PGNDGND0V 接地回路引脚 (PGND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
44HVGNDGND0V 接地回路引脚 (HVGND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
45DDigital_IO信号引脚 D（方向：I/O，电压域：2.7V to 5.5V）。复用功能 (Alternate Functions)：D。支持总线接口：General。
探索器件库封装厂商上传