ChipDocs.org
⌘K
2284 부품PDF 업로드
HV56020T-V/KXX (VQFN-43-EP(7x7)) — Symbol, Footprint IPC-7351B & 3D STEP Model

HV56020T-V/KXX

MICROCHIPID: C1858324VQFN-43-EP(7x7) · 45 핀 · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 동기화 크로스 프로브 모드 (CROSS-PROBE)핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
1. 회로도 심볼
U1 · HV56020T-V/KXX (VQFN-43-EP(7x7))1HVGND2CCP2+3CCP2 -4CCP1+5CCP1 -6V IN7V LL8SCK9SDI10SDO11SS12HVGND13RT14TON15SHDN16V 0 IN17V 1 IN18HVGND19R BIAS20Timer021Comp022Timer123Comp145D44HVGND43PGND42VDD41EN_CP40FB39SHT -38SHT+37D36S35S34S33S32D31D30D29D28HVGND27HV 0 OUT26V PP25HV 1 OUT24V CCGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.835.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6mm
2. 2D 풋프린트
123456789101112252627282930314342414039383736353433321314151617181920212223244544E=7.00mm · Pitch e=0.50mmD=7.00mm-6-5-4-3-2-101234566543210-1-2-3-4-5-6mm
3. 3D CAD 모델
패키지 외형: 7.00mm × 7.00mm · 피치: 0.50mm · 눈금자 간격: 1.00mm동기화 <100ms

동기화된 핀아웃 (Symbol / 2D / 3D) (45/45)

핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
핀기호유형기능 설명 (KO)
1HVGNDGND접지 기준 핀 (HVGND)
2CCP2+I/O다중화 I/O 및 주변장치 핀 CCP2+ (General)
3CCP2 -I/O다중화 I/O 및 주변장치 핀 CCP2 - (General)
4CCP1+I/O다중화 I/O 및 주변장치 핀 CCP1+ (General)
5CCP1 -I/O다중화 I/O 및 주변장치 핀 CCP1 - (General)
6V INI/O다중화 I/O 및 주변장치 핀 V IN (General)
7V LLI/O다중화 I/O 및 주변장치 핀 V LL (General)
8SCKI/O다중화 I/O 및 주변장치 핀 SCK (SPI)
9SDII/O다중화 I/O 및 주변장치 핀 SDI (SPI)
10SDOI/O다중화 I/O 및 주변장치 핀 SDO (SPI)
11SSI/O다중화 I/O 및 주변장치 핀 SS (SPI)
12HVGNDGND접지 기준 핀 (HVGND)
13RTI/O다중화 I/O 및 주변장치 핀 RT (General)
14TONI/O다중화 I/O 및 주변장치 핀 TON (General)
15SHDNI/O다중화 I/O 및 주변장치 핀 SHDN (General)
16V 0 INI/O다중화 I/O 및 주변장치 핀 V 0 IN (General)
17V 1 INI/O다중화 I/O 및 주변장치 핀 V 1 IN (General)
18HVGNDGND접지 기준 핀 (HVGND)
19R BIASI/O다중화 I/O 및 주변장치 핀 R BIAS (General)
20Timer0I/O다중화 I/O 및 주변장치 핀 Timer0 (General)
21Comp0I/O다중화 I/O 및 주변장치 핀 Comp0 (General)
22Timer1I/O다중화 I/O 및 주변장치 핀 Timer1 (General)
23Comp1I/O다중화 I/O 및 주변장치 핀 Comp1 (General)
24V CCI/O다중화 I/O 및 주변장치 핀 V CC (General)
25HV 1 OUTI/O다중화 I/O 및 주변장치 핀 HV 1 OUT (General)
26V PPI/O다중화 I/O 및 주변장치 핀 V PP (General)
27HV 0 OUTI/O다중화 I/O 및 주변장치 핀 HV 0 OUT (General)
28HVGNDGND접지 기준 핀 (HVGND)
29DI/O다중화 I/O 및 주변장치 핀 D (General)
30DI/O다중화 I/O 및 주변장치 핀 D (General)
31DI/O다중화 I/O 및 주변장치 핀 D (General)
32DI/O다중화 I/O 및 주변장치 핀 D (General)
33SI/O다중화 I/O 및 주변장치 핀 S (General)
34SI/O다중화 I/O 및 주변장치 핀 S (General)
35SI/O다중화 I/O 및 주변장치 핀 S (General)
36SI/O다중화 I/O 및 주변장치 핀 S (General)
37DI/O다중화 I/O 및 주변장치 핀 D (General)
38SHT+I/O다중화 I/O 및 주변장치 핀 SHT+ (General)
39SHT -I/O다중화 I/O 및 주변장치 핀 SHT - (General)
40FBI/O다중화 I/O 및 주변장치 핀 FB (General)
41EN_CPI/O다중화 I/O 및 주변장치 핀 EN_CP (General)
42VDDPower정전압 출력 핀 (VDD — 2.7V to 5.5V)
43PGNDGND접지 기준 핀 (PGND)
44HVGNDGND접지 기준 핀 (HVGND)
45DI/O다중화 I/O 및 주변장치 핀 D (General)
PIN 1 HVGND
GND
접지 기준 핀 (HVGND)
설계 권장 사항: HighVoltageGround
IPC-7351B 솔더 밀도 및 스팬 C/G/Z 설정

데이터시트 PDF 직접 보기 & 기술 도면 갤러리 (6 표준 도면 + 15 추출 도면)

원본 PDF 문서를 직접 보거나 도면을 클릭하여 전체 화면으로 확대하세요
새 창에서 PDF 열기 ↗PDF 데이터시트 읽기 (.pdf)
PDF VIEWER공식 제조사 데이터시트: HV56020T-V/KXX (MICROCHIP · VQFN-43-EP(7x7))
아래 임베디드 PDF 뷰어 내에서 스크롤, 검색(Ctrl+F) 및 확대 가능
1. 실제 3D 패키지 모델REPRESENTATIVE
HV56020T-V/KXX (VQFN-43-EP(7x7)) - 1. 실제 3D 패키지 모델
정밀 3D 솔리드 바디확대 ›
2. 표준 핀아웃 (상면도)CLEANROOM PINOUT
HV56020T-V/KXX (VQFN-43-EP(7x7)) - 2. 표준 핀아웃 (상면도)
정규 패키지 핀 배치 (45 핀)확대 ›
3. 원본 데이터시트 핀아웃PDF PINOUT
HV56020T-V/KXX (VQFN-43-EP(7x7)) - 3. 원본 데이터시트 핀아웃
자르지 않은 원본 핀 다이어그램확대 ›
4. 패키지 외형 치수 (D×E×A)PACKAGE DIMENSIONS
HV56020T-V/KXX (VQFN-43-EP(7x7)) - 4. 패키지 외형 치수 (D×E×A)
VQFN-43-EP(7x7) · 7.00×7.00mm · 피치 0.50mm확대 ›
5. 권장 PCB 풋프린트LAND PATTERN
HV56020T-V/KXX (VQFN-43-EP(7x7)) - 5. 권장 PCB 풋프린트
IPC-7351B 랜드 패턴 (45 Pads)확대 ›
6. 응용 회로도SCHEMATIC
HV56020T-V/KXX (VQFN-43-EP(7x7)) - 6. 응용 회로도
Typical Application Schematic확대 ›
원본 PDF 데이터시트 핀아웃 및 기술 도면 라이브러리 (15개 도면 · 1/2 페이지)
HV56020 제품군의 원본 도면 15개 중 1–12번째 표시 중
P1 · p01_fig01376×200px
HV56020T-V/KXX (VQFN-43-EP(7x7)) — Dual High Voltage Op Amp with Step-Up Converter and Power MOSFET
Dual High Voltage Op Amp with Step-Up Converter and Power MOSFET
P1 · p01_fig02868×1135px
HV56020T-V/KXX (VQFN-43-EP(7x7)) —  2020 Microchip Technology Inc. DS20006335A-page 1
 2020 Microchip Technology Inc. DS20006335A-page 1
P2 · p02_fig011917×1645px
HV56020T-V/KXX (VQFN-43-EP(7x7)) — HV56020 | Block Diagram | HVGND | RBIAS | + | -comp | Offset & | Delay comp | + | -comp | Offset & | Delay comp | CCP2 | CCP1 | Regulated Charge Pump | Converter | DC-to-DC Controller | GATE DRIVER | Power MOSFET | VPP SHT+ FB D VIN | HVOUT
HV56020 | Block Diagram | HVGND | RBIAS | + | -comp | Offset & | Delay comp | + | -comp | Offset & | Delay comp | CCP2 | CCP1 | Regulated Charge Pump | Converter | DC-to-DC Controller | GATE DRIVER | Power MOSFET | VPP SHT+ FB D VIN | HVOUT
P15 · p15_fig011773×1831px
HV56020T-V/KXX (VQFN-43-EP(7x7)) — FIGURE 3-1: VQFN 43-Lead 7 x 7 mm.
FIGURE 3-1: VQFN 43-Lead 7 x 7 mm.
P15 · p15_fig01P15
HV56020T-V/KXX (VQFN-43-EP(7x7)) — Datasheet Page 15 (p15_fig01)
Datasheet Page 15 (p15_fig01)
P29 · p29_fig011559×964px
HV56020T-V/KXX (VQFN-43-EP(7x7)) — FIGURE 5-1: Application Block Diagram.
FIGURE 5-1: Application Block Diagram.
P30 · p30_fig011633×917px
HV56020T-V/KXX (VQFN-43-EP(7x7)) — FIGURE 5-2: HV56020 PCB Layout Diagram.
FIGURE 5-2: HV56020 PCB Layout Diagram.
P32 · p32_fig011651×684px
HV56020T-V/KXX (VQFN-43-EP(7x7)) — XXXXXXX | YYWWNNN | HV56020 | 2012256 | 3 e | 43-Lead VQFN Example
XXXXXXX | YYWWNNN | HV56020 | 2012256 | 3 e | 43-Lead VQFN Example
P32 · p32_fig02687×547px
HV56020T-V/KXX (VQFN-43-EP(7x7)) — 43-Lead VQFN Example
43-Lead VQFN Example
P32 · p32_fig03688×547px
HV56020T-V/KXX (VQFN-43-EP(7x7)) — 43-Lead VQFN Example
43-Lead VQFN Example
P32 · p32_fig041361×616px
HV56020T-V/KXX (VQFN-43-EP(7x7)) — Note: In the event the full Microchip part number cannot be marked on one line, it will be carried over to the next line, thus limiting the number of available characters for customer-specific information. | 3 e | 3 e
Note: In the event the full Microchip part number cannot be marked on one line, it will be carried over to the next line, thus limiting the number of available characters for customer-specific information. | 3 e | 3 e
P34 · p34_fig011778×2729px
HV56020T-V/KXX (VQFN-43-EP(7x7)) — HV56020 | DS20006335A-page 34  2020 Microchip Technology Inc. | Microchip Technology Drawing C04-471 Rev. A Sheet 2 of 2 | For the most current package drawings, please see the Microchip Packaging Specification located at http://www.microc
HV56020 | DS20006335A-page 34  2020 Microchip Technology Inc. | Microchip Technology Drawing C04-471 Rev. A Sheet 2 of 2 | For the most current package drawings, please see the Microchip Packaging Specification located at http://www.microc
1 / 2 페이지 (총 15개 추출 도면)

전기적 사양 & 상세 부품 사양 (HV56020T-V/KXX)

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스 (KO)
표준 전자 부품 및 커넥터
상세 개요:HV56020T-V/KXX (VQFN-43-EP(7x7)) 부품은 43핀 표준 전자 부품 및 커넥터로, 패키지 외형 치수는 7.00 × 7.00 × 0.90 mm (핀 피치 e = 0.50 mm)입니다. 동작 전압 2.7V to 5.5V, 동작 온도 -55°C to +150°C 및 SPI, DAC, PWM 인터페이스를 지원합니다.
동작 전원 전압 범위V_CC / V_DD
2.7V to 5.5V
전원 핀 2mm 이내에 100nF + 10µF X7R 디커플링 커패시터 배치
동작 주위 온도 범위T_A
-55°C to +150°C
산업용 등급; 최대 접합 온도 T_J(max) = +125°C
클럭 및 동작 주파수f_CLK / f_RF
24 MHz
PDF 데이터시트 사양표에서 추출됨
정격 전류 및 소비 전력I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
핀당 최대 허용 전류 제한 준수
패키지 외형 치수 (D × E × A)D × E × A
7.00 × 7.00 × 0.90 mm (A1=0.03 mm)
패키지 패밀리: QFN (VQFN-43-EP(7x7))
핀 수 및 리드 피치N / e
43 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 중심간 거리 (Span C) 정규화
내장 주변장치 인터페이스Buses
SPI, DAC, PWM
회로도 심볼·2D 풋프린트·3D 모델 4방향 동기화
리플로우 및 습기 민감도IPC / MSL
IPC-7351B Level B | J-STD-020 (최대 260°C) | MSL-3
방열 패드(EPAD) 60% 분할 스텐실 개구 적용
엔지니어링 안전 경고: SMT 실장 전 실크스크린 1번 핀 챔퍼 방향을 반드시 확인하십시오.
엔지니어링 안전 경고: 방열 패드는 Ø0.3mm 써멀 비아 그리드를 통해 내층 GND 플레인에 연결하십시오.

5개 산업 표준 검증

파일 내보내기 전 자동 기하학/전기적 검증
5/5 전체 통과
IEEE-315 심볼45 개 핀 자동 버스 그룹화
OK
IPC-7351B 풋프린트45 개 패드 · 피치 0.50mm
OK
IPC-7525 60% 솔더 페이스트 개구율EPAD 5.26×6.90mm 윈도우 그리드
OK
DFM 제조 규칙 (JLCPCB / PCBWay)최소 패드 간격: 0.25mm
OK
3D STEP AP214 & GLB좌표 원점 일치 (0,0,0)
OK

실물 하드웨어 검증 & 기술 리뷰

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스
5.00 PCB Verified

기계적 치수 및 랜드 패턴 (VQFN-43-EP(7x7))

데이터시트에서 추출 및 IPC-7351B 표준화 완료
mm
패키지 본체 (D × E)Nominal
7.00 × 7.00 mm
높이 (A) & 피치 (e)IPC-7351B
A=0.90mm · e=0.50mm
패드 크기 (W × L)Level B
0.25 × 0.85 mm
핀 수 / 총 패드 수Topology
45P / 45Pad (QUAD_ROW)

권장 주변 부품 BOM 및 핀 호환 대체품 (Drop-in)

표준 응용 회로용 수동 부품 및 1:1 핀 호환 대체 부품 목록
DFM READY
부품 기호 / 대체 품번값 / 패키지역할 및 PCB 배치 규칙 (Layout Rule)
N/A
BOM
응용 회로 기준
VQFN-43-EP(7x7)
정격 부하 전류에 맞는 배선 폭을 확보하고 IPC-2221 전기적 절연 간격을 준수하세요.

기술 자주 묻는 질문 (FAQ) — HV56020T-V/KXX (VQFN-43-EP(7x7))

핀아웃, IPC-7351B 랜드 패턴 치수 및 CAD 내보내기 포맷 빠른 안내
IPC-7351B / IEEE-315

HV56020T-V/KXX (VQFN-43-EP(7x7))의 핀아웃(Pinout) 및 전원 전압 사양은 어떻게 되나요?

MICROCHIP에서 제조한 HV56020T-V/KXX(VQFN-43-EP(7x7) 패키지)은 핀 피치 0.50 mm의 45핀 소자입니다(동작 전압 VCC 2.7V to 5.5V). 주요 핀 구성: 1 (HVGND: 접지 기준 핀 (HVGND)), 2 (CCP2+: 다중화 I/O 및 주변장치 핀 CCP2+ (General)), 3 (CCP2 -: 다중화 I/O 및 주변장치 핀 CCP2 - (General)), 4 (CCP1+: 다중화 I/O 및 주변장치 핀 CCP1+ (General)), 5 (CCP1 -: 다중화 I/O 및 주변장치 핀 CCP1 - (General)), 6 (V IN: 다중화 I/O 및 주변장치 핀 V IN (General)).

HV56020T-V/KXX의 IPC-7351B 표준 PCB 풋프린트 규격 치수는 얼마인가요?

데이터시트 기계 도면 및 IPC-7351B Level B(표준 밀도)에 따라 HV56020T-V/KXX(VQFN-43-EP(7x7)) 본체 크기는 7.00 × 7.00 mm, 피치 e = 0.50 mm이며 총 45개의 구리 패드로 구성됩니다 (중앙 방열 패드 EPAD 5.26 × 6.90 mm, IPC-7525 60% 스텐실 창 적용).

HV56020T-V/KXX용 KiCad(.kicad_mod, .kicad_sym), Fusion 360(.lbr) 및 3D STEP 모델은 어디서 다운로드할 수 있나요?

이 페이지에서 CERN-OHL-P-2.0 오픈 하드웨어 라이선스에 따라 검증된 HV56020T-V/KXX(MICROCHIP, VQFN-43-EP(7x7))의 KiCad 8 풋프린트 및 기호, Autodesk Fusion 360 / Eagle(.lbr), 3D STEP AP214 & WebGL GLB 패키지를 무료로 즉시 다운로드할 수 있습니다.

정적 참조 부록: 핀아웃 테이블 (45 핀) 및 HV56020 제품군 변형정적 표 펼치기
핀 번호 (Pin #)신호명 (Signal Name)전기적 유형 (Type)기능 설명 및 회로 설계 유의사항
1HVGNDGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (HVGND)입니다.
2CCP2+Digital_IO신호 단자 CCP2+ (방향: I/O, 전압 도메인: 2.7V to 5.5V). 다중화 대체 기능 (Alternate Functions): CCP2+. 지원 버스 프로토콜: General.
3CCP2 -Digital_IO신호 단자 CCP2 - (방향: I/O, 전압 도메인: 2.7V to 5.5V). 다중화 대체 기능 (Alternate Functions): CCP2 -. 지원 버스 프로토콜: General.
4CCP1+Digital_IO신호 단자 CCP1+ (방향: I/O, 전압 도메인: 2.7V to 5.5V). 다중화 대체 기능 (Alternate Functions): CCP1+. 지원 버스 프로토콜: General.
5CCP1 -Digital_IO신호 단자 CCP1 - (방향: I/O, 전압 도메인: 2.7V to 5.5V). 다중화 대체 기능 (Alternate Functions): CCP1 -. 지원 버스 프로토콜: General.
6V INDigital_IO신호 단자 V IN (방향: I/O, 전압 도메인: 2.7V to 5.5V). 다중화 대체 기능 (Alternate Functions): V IN. 지원 버스 프로토콜: General.
7V LLDigital_IO신호 단자 V LL (방향: I/O, 전압 도메인: 2.7V to 5.5V). 다중화 대체 기능 (Alternate Functions): V LL. 지원 버스 프로토콜: General.
8SCKDigital_IO신호 단자 SCK (방향: I/O, 전압 도메인: 2.7V to 5.5V). 다중화 대체 기능 (Alternate Functions): SPICLOCK. 지원 버스 프로토콜: SPI.
9SDIDigital_IO신호 단자 SDI (방향: I/O, 전압 도메인: 2.7V to 5.5V). 다중화 대체 기능 (Alternate Functions): SPIDATAINPUT. 지원 버스 프로토콜: SPI.
10SDODigital_IO신호 단자 SDO (방향: I/O, 전압 도메인: 2.7V to 5.5V). 다중화 대체 기능 (Alternate Functions): SPIDATAOUTPUT. 지원 버스 프로토콜: SPI.
11SSDigital_IO신호 단자 SS (방향: I/O, 전압 도메인: 2.7V to 5.5V). 다중화 대체 기능 (Alternate Functions): SPICHIPSELECT. 지원 버스 프로토콜: SPI.
12HVGNDGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (HVGND)입니다.
13RTDigital_IO신호 단자 RT (방향: I/O, 전압 도메인: 2.7V to 5.5V). 다중화 대체 기능 (Alternate Functions): RT. 지원 버스 프로토콜: General.
14TONDigital_IO신호 단자 TON (방향: I/O, 전압 도메인: 2.7V to 5.5V). 다중화 대체 기능 (Alternate Functions): TON. 지원 버스 프로토콜: General.
15SHDNDigital_IO신호 단자 SHDN (방향: I/O, 전압 도메인: 2.7V to 5.5V). 다중화 대체 기능 (Alternate Functions): SHDN. 지원 버스 프로토콜: General.
16V 0 INDigital_IO신호 단자 V 0 IN (방향: I/O, 전압 도메인: 2.7V to 5.5V). 다중화 대체 기능 (Alternate Functions): V 0 IN. 지원 버스 프로토콜: General.
17V 1 INDigital_IO신호 단자 V 1 IN (방향: I/O, 전압 도메인: 2.7V to 5.5V). 다중화 대체 기능 (Alternate Functions): V 1 IN. 지원 버스 프로토콜: General.
18HVGNDGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (HVGND)입니다.
19R BIASDigital_IO신호 단자 R BIAS (방향: I/O, 전압 도메인: 2.7V to 5.5V). 다중화 대체 기능 (Alternate Functions): R BIAS. 지원 버스 프로토콜: General.
20Timer0Digital_IO신호 단자 Timer0 (방향: I/O, 전압 도메인: 2.7V to 5.5V). 다중화 대체 기능 (Alternate Functions): Timer0. 지원 버스 프로토콜: General.
21Comp0Digital_IO신호 단자 Comp0 (방향: I/O, 전압 도메인: 2.7V to 5.5V). 다중화 대체 기능 (Alternate Functions): Comp0. 지원 버스 프로토콜: General.
22Timer1Digital_IO신호 단자 Timer1 (방향: I/O, 전압 도메인: 2.7V to 5.5V). 다중화 대체 기능 (Alternate Functions): Timer1. 지원 버스 프로토콜: General.
23Comp1Digital_IO신호 단자 Comp1 (방향: I/O, 전압 도메인: 2.7V to 5.5V). 다중화 대체 기능 (Alternate Functions): Comp1. 지원 버스 프로토콜: General.
24V CCDigital_IO신호 단자 V CC (방향: I/O, 전압 도메인: 2.7V to 5.5V). 다중화 대체 기능 (Alternate Functions): V CC. 지원 버스 프로토콜: General.
25HV 1 OUTDigital_IO신호 단자 HV 1 OUT (방향: I/O, 전압 도메인: 2.7V to 5.5V). 다중화 대체 기능 (Alternate Functions): HV 1 OUT. 지원 버스 프로토콜: General.
26V PPDigital_IO신호 단자 V PP (방향: I/O, 전압 도메인: 2.7V to 5.5V). 다중화 대체 기능 (Alternate Functions): V PP. 지원 버스 프로토콜: General.
27HV 0 OUTDigital_IO신호 단자 HV 0 OUT (방향: I/O, 전압 도메인: 2.7V to 5.5V). 다중화 대체 기능 (Alternate Functions): HV 0 OUT. 지원 버스 프로토콜: General.
28HVGNDGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (HVGND)입니다.
29DDigital_IO신호 단자 D (방향: I/O, 전압 도메인: 2.7V to 5.5V). 다중화 대체 기능 (Alternate Functions): D. 지원 버스 프로토콜: General.
30DDigital_IO신호 단자 D (방향: I/O, 전압 도메인: 2.7V to 5.5V). 다중화 대체 기능 (Alternate Functions): D. 지원 버스 프로토콜: General.
31DDigital_IO신호 단자 D (방향: I/O, 전압 도메인: 2.7V to 5.5V). 다중화 대체 기능 (Alternate Functions): D. 지원 버스 프로토콜: General.
32DDigital_IO신호 단자 D (방향: I/O, 전압 도메인: 2.7V to 5.5V). 다중화 대체 기능 (Alternate Functions): D. 지원 버스 프로토콜: General.
33SDigital_IO신호 단자 S (방향: I/O, 전압 도메인: 2.7V to 5.5V). 다중화 대체 기능 (Alternate Functions): S. 지원 버스 프로토콜: General.
34SDigital_IO신호 단자 S (방향: I/O, 전압 도메인: 2.7V to 5.5V). 다중화 대체 기능 (Alternate Functions): S. 지원 버스 프로토콜: General.
35SDigital_IO신호 단자 S (방향: I/O, 전압 도메인: 2.7V to 5.5V). 다중화 대체 기능 (Alternate Functions): S. 지원 버스 프로토콜: General.
36SDigital_IO신호 단자 S (방향: I/O, 전압 도메인: 2.7V to 5.5V). 다중화 대체 기능 (Alternate Functions): S. 지원 버스 프로토콜: General.
37DDigital_IO신호 단자 D (방향: I/O, 전압 도메인: 2.7V to 5.5V). 다중화 대체 기능 (Alternate Functions): D. 지원 버스 프로토콜: General.
38SHT+Digital_IO신호 단자 SHT+ (방향: I/O, 전압 도메인: 2.7V to 5.5V). 다중화 대체 기능 (Alternate Functions): SHT+. 지원 버스 프로토콜: General.
39SHT -Digital_IO신호 단자 SHT - (방향: I/O, 전압 도메인: 2.7V to 5.5V). 다중화 대체 기능 (Alternate Functions): SHT -. 지원 버스 프로토콜: General.
40FBDigital_IO신호 단자 FB (방향: I/O, 전압 도메인: 2.7V to 5.5V). 다중화 대체 기능 (Alternate Functions): FB. 지원 버스 프로토콜: General.
41EN_CPDigital_IO신호 단자 EN_CP (방향: I/O, 전압 도메인: 2.7V to 5.5V). 다중화 대체 기능 (Alternate Functions): EN_CP. 지원 버스 프로토콜: General.
42VDDPower_Out2.7V to 5.5V 전압 도메인에서 동작하는 정전압 출력 단자 (VDD, 최대 정격: 5.5V)입니다.
43PGNDGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (PGND)입니다.
44HVGNDGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (HVGND)입니다.
45DDigital_IO신호 단자 D (방향: I/O, 전압 도메인: 2.7V to 5.5V). 다중화 대체 기능 (Alternate Functions): D. 지원 버스 프로토콜: General.
탐색부품패키지제조사업로드