ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
HV56020T-V/KXX (VQFN-43-EP(7x7)) — Symbol, Footprint IPC-7351B & 3D STEP Model

HV56020T-V/KXX

MICROCHIPID: C1858324VQFN-43-EP(7x7) · 45 Pins · Pitch 0.50mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · HV56020T-V/KXX (VQFN-43-EP(7x7))1HVGND2CCP2+3CCP2 -4CCP1+5CCP1 -6V IN7V LL8SCK9SDI10SDO11SS12HVGND13RT14TON15SHDN16V 0 IN17V 1 IN18HVGND19R BIAS20Timer021Comp022Timer123Comp145D44HVGND43PGND42VDD41EN_CP40FB39SHT -38SHT+37D36S35S34S33S32D31D30D29D28HVGND27HV 0 OUT26V PP25HV 1 OUT24V CCGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.835.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6mm
2. 2D-FOOTPRINT
123456789101112252627282930314342414039383736353433321314151617181920212223244544E=7.00mm · Pitch e=0.50mmD=7.00mm-6-5-4-3-2-101234566543210-1-2-3-4-5-6mm
3. 3D-MODELL
Gehäusekörper: 7.00mm × 7.00mm · Raster: 0.50mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (45/45)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1HVGNDGNDMasseanschluss (HVGND)
2CCP2+I/OMultiplex-I/O- & Peripherie-Pin CCP2+ (General)
3CCP2 -I/OMultiplex-I/O- & Peripherie-Pin CCP2 - (General)
4CCP1+I/OMultiplex-I/O- & Peripherie-Pin CCP1+ (General)
5CCP1 -I/OMultiplex-I/O- & Peripherie-Pin CCP1 - (General)
6V INI/OMultiplex-I/O- & Peripherie-Pin V IN (General)
7V LLI/OMultiplex-I/O- & Peripherie-Pin V LL (General)
8SCKI/OMultiplex-I/O- & Peripherie-Pin SCK (SPI)
9SDII/OMultiplex-I/O- & Peripherie-Pin SDI (SPI)
10SDOI/OMultiplex-I/O- & Peripherie-Pin SDO (SPI)
11SSI/OMultiplex-I/O- & Peripherie-Pin SS (SPI)
12HVGNDGNDMasseanschluss (HVGND)
13RTI/OMultiplex-I/O- & Peripherie-Pin RT (General)
14TONI/OMultiplex-I/O- & Peripherie-Pin TON (General)
15SHDNI/OMultiplex-I/O- & Peripherie-Pin SHDN (General)
16V 0 INI/OMultiplex-I/O- & Peripherie-Pin V 0 IN (General)
17V 1 INI/OMultiplex-I/O- & Peripherie-Pin V 1 IN (General)
18HVGNDGNDMasseanschluss (HVGND)
19R BIASI/OMultiplex-I/O- & Peripherie-Pin R BIAS (General)
20Timer0I/OMultiplex-I/O- & Peripherie-Pin Timer0 (General)
21Comp0I/OMultiplex-I/O- & Peripherie-Pin Comp0 (General)
22Timer1I/OMultiplex-I/O- & Peripherie-Pin Timer1 (General)
23Comp1I/OMultiplex-I/O- & Peripherie-Pin Comp1 (General)
24V CCI/OMultiplex-I/O- & Peripherie-Pin V CC (General)
25HV 1 OUTI/OMultiplex-I/O- & Peripherie-Pin HV 1 OUT (General)
26V PPI/OMultiplex-I/O- & Peripherie-Pin V PP (General)
27HV 0 OUTI/OMultiplex-I/O- & Peripherie-Pin HV 0 OUT (General)
28HVGNDGNDMasseanschluss (HVGND)
29DI/OMultiplex-I/O- & Peripherie-Pin D (General)
30DI/OMultiplex-I/O- & Peripherie-Pin D (General)
31DI/OMultiplex-I/O- & Peripherie-Pin D (General)
32DI/OMultiplex-I/O- & Peripherie-Pin D (General)
33SI/OMultiplex-I/O- & Peripherie-Pin S (General)
34SI/OMultiplex-I/O- & Peripherie-Pin S (General)
35SI/OMultiplex-I/O- & Peripherie-Pin S (General)
36SI/OMultiplex-I/O- & Peripherie-Pin S (General)
37DI/OMultiplex-I/O- & Peripherie-Pin D (General)
38SHT+I/OMultiplex-I/O- & Peripherie-Pin SHT+ (General)
39SHT -I/OMultiplex-I/O- & Peripherie-Pin SHT - (General)
40FBI/OMultiplex-I/O- & Peripherie-Pin FB (General)
41EN_CPI/OMultiplex-I/O- & Peripherie-Pin EN_CP (General)
42VDDPowerGeregelter Spannungsausgang (VDD — 2.7V to 5.5V)
43PGNDGNDMasseanschluss (PGND)
44HVGNDGNDMasseanschluss (HVGND)
45DI/OMultiplex-I/O- & Peripherie-Pin D (General)
PIN 1 HVGND
GND
Masseanschluss (HVGND)
Designhinweis: HighVoltageGround
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 15 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: HV56020T-V/KXX (MICROCHIP · VQFN-43-EP(7x7))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
HV56020T-V/KXX (VQFN-43-EP(7x7)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
HV56020T-V/KXX (VQFN-43-EP(7x7)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (45 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
HV56020T-V/KXX (VQFN-43-EP(7x7)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
HV56020T-V/KXX (VQFN-43-EP(7x7)) - 4. Gehäuseabmessungen (D×E×A)
VQFN-43-EP(7x7) · 7.00×7.00mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
HV56020T-V/KXX (VQFN-43-EP(7x7)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (45 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
HV56020T-V/KXX (VQFN-43-EP(7x7)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (15 Abb. · Seite 1/2)
Zeige 1–12 von 15 unbeschnittenen Originalzeichnungen für HV56020
P1 · p01_fig01376×200px
HV56020T-V/KXX (VQFN-43-EP(7x7)) — Dual High Voltage Op Amp with Step-Up Converter and Power MOSFET
Dual High Voltage Op Amp with Step-Up Converter and Power MOSFET
P1 · p01_fig02868×1135px
HV56020T-V/KXX (VQFN-43-EP(7x7)) —  2020 Microchip Technology Inc. DS20006335A-page 1
 2020 Microchip Technology Inc. DS20006335A-page 1
P2 · p02_fig011917×1645px
HV56020T-V/KXX (VQFN-43-EP(7x7)) — HV56020 | Block Diagram | HVGND | RBIAS | + | -comp | Offset & | Delay comp | + | -comp | Offset & | Delay comp | CCP2 | CCP1 | Regulated Charge Pump | Converter | DC-to-DC Controller | GATE DRIVER | Power MOSFET | VPP SHT+ FB D VIN | HVOUT
HV56020 | Block Diagram | HVGND | RBIAS | + | -comp | Offset & | Delay comp | + | -comp | Offset & | Delay comp | CCP2 | CCP1 | Regulated Charge Pump | Converter | DC-to-DC Controller | GATE DRIVER | Power MOSFET | VPP SHT+ FB D VIN | HVOUT
P15 · p15_fig011773×1831px
HV56020T-V/KXX (VQFN-43-EP(7x7)) — FIGURE 3-1: VQFN 43-Lead 7 x 7 mm.
FIGURE 3-1: VQFN 43-Lead 7 x 7 mm.
P15 · p15_fig01P15
HV56020T-V/KXX (VQFN-43-EP(7x7)) — Datasheet Page 15 (p15_fig01)
Datasheet Page 15 (p15_fig01)
P29 · p29_fig011559×964px
HV56020T-V/KXX (VQFN-43-EP(7x7)) — FIGURE 5-1: Application Block Diagram.
FIGURE 5-1: Application Block Diagram.
P30 · p30_fig011633×917px
HV56020T-V/KXX (VQFN-43-EP(7x7)) — FIGURE 5-2: HV56020 PCB Layout Diagram.
FIGURE 5-2: HV56020 PCB Layout Diagram.
P32 · p32_fig011651×684px
HV56020T-V/KXX (VQFN-43-EP(7x7)) — XXXXXXX | YYWWNNN | HV56020 | 2012256 | 3 e | 43-Lead VQFN Example
XXXXXXX | YYWWNNN | HV56020 | 2012256 | 3 e | 43-Lead VQFN Example
P32 · p32_fig02687×547px
HV56020T-V/KXX (VQFN-43-EP(7x7)) — 43-Lead VQFN Example
43-Lead VQFN Example
P32 · p32_fig03688×547px
HV56020T-V/KXX (VQFN-43-EP(7x7)) — 43-Lead VQFN Example
43-Lead VQFN Example
P32 · p32_fig041361×616px
HV56020T-V/KXX (VQFN-43-EP(7x7)) — Note: In the event the full Microchip part number cannot be marked on one line, it will be carried over to the next line, thus limiting the number of available characters for customer-specific information. | 3 e | 3 e
Note: In the event the full Microchip part number cannot be marked on one line, it will be carried over to the next line, thus limiting the number of available characters for customer-specific information. | 3 e | 3 e
P34 · p34_fig011778×2729px
HV56020T-V/KXX (VQFN-43-EP(7x7)) — HV56020 | DS20006335A-page 34  2020 Microchip Technology Inc. | Microchip Technology Drawing C04-471 Rev. A Sheet 2 of 2 | For the most current package drawings, please see the Microchip Packaging Specification located at http://www.microc
HV56020 | DS20006335A-page 34  2020 Microchip Technology Inc. | Microchip Technology Drawing C04-471 Rev. A Sheet 2 of 2 | For the most current package drawings, please see the Microchip Packaging Specification located at http://www.microc
Seite 1 / 2 (15 extrahierte Abbildungen)

Elektrische Spezifikationen & Bauteildetails (HV56020T-V/KXX)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:HV56020T-V/KXX (VQFN-43-EP(7x7)) ist ein 43-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 7.00 × 7.00 × 0.90 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 2.7V to 5.5V Versorgungsspannung, -55°C to +150°C Temperaturbereich und SPI, DAC, PWM Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
2.7V to 5.5V
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-55°C to +150°C
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
24 MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
7.00 × 7.00 × 0.90 mm (A1=0.03 mm)
Gehäusefamilie: QFN (VQFN-43-EP(7x7))
Pinanzahl & RastermaßN / e
43 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
SPI, DAC, PWM
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol45 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint45 Pads · Raster 0.50mm
OK
IPC-7525 60% LotpastenfensterEPAD 5.26×6.90mm Gitterteilung
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (VQFN-43-EP(7x7))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
7.00 × 7.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.90mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.25 × 0.85 mm
Pins / Gesamt-PadsTopology
45P / 45Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
VQFN-43-EP(7x7)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — HV56020T-V/KXX (VQFN-43-EP(7x7))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des HV56020T-V/KXX (VQFN-43-EP(7x7))?

Das Bauteil HV56020T-V/KXX von MICROCHIP im VQFN-43-EP(7x7)-Gehäuse besitzt 45 Pins mit einem Rastermaß (Pitch) von 0.50 mm und einem Betriebsspannungsbereich VCC von 2.7V to 5.5V. Wichtige Pins: 1 (HVGND: Masseanschluss (HVGND)), 2 (CCP2+: Multiplex-I/O- & Peripherie-Pin CCP2+ (General)), 3 (CCP2 -: Multiplex-I/O- & Peripherie-Pin CCP2 - (General)), 4 (CCP1+: Multiplex-I/O- & Peripherie-Pin CCP1+ (General)), 5 (CCP1 -: Multiplex-I/O- & Peripherie-Pin CCP1 - (General)), 6 (V IN: Multiplex-I/O- & Peripherie-Pin V IN (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der HV56020T-V/KXX?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des HV56020T-V/KXX (VQFN-43-EP(7x7)) 7.00 × 7.00 mm bei einem Pitch e = 0.50 mm und 45 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 5.26 × 6.90 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für HV56020T-V/KXX heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für HV56020T-V/KXX (MICROCHIP, VQFN-43-EP(7x7)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (45 Pins) & HV56020 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1HVGNDGNDElektrischer 0V-Masserückführungsanschluss (HVGND) für Kernlogik, I/O-Treiber und Analogblöcke.
2CCP2+Digital_IOSignalanschluss CCP2+ (Richtung: I/O, Spannungsbereich: 2.7V to 5.5V). Alternative Multiplex-Funktionen: CCP2+. Unterstützte Bus-Schnittstellen: General.
3CCP2 -Digital_IOSignalanschluss CCP2 - (Richtung: I/O, Spannungsbereich: 2.7V to 5.5V). Alternative Multiplex-Funktionen: CCP2 -. Unterstützte Bus-Schnittstellen: General.
4CCP1+Digital_IOSignalanschluss CCP1+ (Richtung: I/O, Spannungsbereich: 2.7V to 5.5V). Alternative Multiplex-Funktionen: CCP1+. Unterstützte Bus-Schnittstellen: General.
5CCP1 -Digital_IOSignalanschluss CCP1 - (Richtung: I/O, Spannungsbereich: 2.7V to 5.5V). Alternative Multiplex-Funktionen: CCP1 -. Unterstützte Bus-Schnittstellen: General.
6V INDigital_IOSignalanschluss V IN (Richtung: I/O, Spannungsbereich: 2.7V to 5.5V). Alternative Multiplex-Funktionen: V IN. Unterstützte Bus-Schnittstellen: General.
7V LLDigital_IOSignalanschluss V LL (Richtung: I/O, Spannungsbereich: 2.7V to 5.5V). Alternative Multiplex-Funktionen: V LL. Unterstützte Bus-Schnittstellen: General.
8SCKDigital_IOSignalanschluss SCK (Richtung: I/O, Spannungsbereich: 2.7V to 5.5V). Alternative Multiplex-Funktionen: SPICLOCK. Unterstützte Bus-Schnittstellen: SPI.
9SDIDigital_IOSignalanschluss SDI (Richtung: I/O, Spannungsbereich: 2.7V to 5.5V). Alternative Multiplex-Funktionen: SPIDATAINPUT. Unterstützte Bus-Schnittstellen: SPI.
10SDODigital_IOSignalanschluss SDO (Richtung: I/O, Spannungsbereich: 2.7V to 5.5V). Alternative Multiplex-Funktionen: SPIDATAOUTPUT. Unterstützte Bus-Schnittstellen: SPI.
11SSDigital_IOSignalanschluss SS (Richtung: I/O, Spannungsbereich: 2.7V to 5.5V). Alternative Multiplex-Funktionen: SPICHIPSELECT. Unterstützte Bus-Schnittstellen: SPI.
12HVGNDGNDElektrischer 0V-Masserückführungsanschluss (HVGND) für Kernlogik, I/O-Treiber und Analogblöcke.
13RTDigital_IOSignalanschluss RT (Richtung: I/O, Spannungsbereich: 2.7V to 5.5V). Alternative Multiplex-Funktionen: RT. Unterstützte Bus-Schnittstellen: General.
14TONDigital_IOSignalanschluss TON (Richtung: I/O, Spannungsbereich: 2.7V to 5.5V). Alternative Multiplex-Funktionen: TON. Unterstützte Bus-Schnittstellen: General.
15SHDNDigital_IOSignalanschluss SHDN (Richtung: I/O, Spannungsbereich: 2.7V to 5.5V). Alternative Multiplex-Funktionen: SHDN. Unterstützte Bus-Schnittstellen: General.
16V 0 INDigital_IOSignalanschluss V 0 IN (Richtung: I/O, Spannungsbereich: 2.7V to 5.5V). Alternative Multiplex-Funktionen: V 0 IN. Unterstützte Bus-Schnittstellen: General.
17V 1 INDigital_IOSignalanschluss V 1 IN (Richtung: I/O, Spannungsbereich: 2.7V to 5.5V). Alternative Multiplex-Funktionen: V 1 IN. Unterstützte Bus-Schnittstellen: General.
18HVGNDGNDElektrischer 0V-Masserückführungsanschluss (HVGND) für Kernlogik, I/O-Treiber und Analogblöcke.
19R BIASDigital_IOSignalanschluss R BIAS (Richtung: I/O, Spannungsbereich: 2.7V to 5.5V). Alternative Multiplex-Funktionen: R BIAS. Unterstützte Bus-Schnittstellen: General.
20Timer0Digital_IOSignalanschluss Timer0 (Richtung: I/O, Spannungsbereich: 2.7V to 5.5V). Alternative Multiplex-Funktionen: Timer0. Unterstützte Bus-Schnittstellen: General.
21Comp0Digital_IOSignalanschluss Comp0 (Richtung: I/O, Spannungsbereich: 2.7V to 5.5V). Alternative Multiplex-Funktionen: Comp0. Unterstützte Bus-Schnittstellen: General.
22Timer1Digital_IOSignalanschluss Timer1 (Richtung: I/O, Spannungsbereich: 2.7V to 5.5V). Alternative Multiplex-Funktionen: Timer1. Unterstützte Bus-Schnittstellen: General.
23Comp1Digital_IOSignalanschluss Comp1 (Richtung: I/O, Spannungsbereich: 2.7V to 5.5V). Alternative Multiplex-Funktionen: Comp1. Unterstützte Bus-Schnittstellen: General.
24V CCDigital_IOSignalanschluss V CC (Richtung: I/O, Spannungsbereich: 2.7V to 5.5V). Alternative Multiplex-Funktionen: V CC. Unterstützte Bus-Schnittstellen: General.
25HV 1 OUTDigital_IOSignalanschluss HV 1 OUT (Richtung: I/O, Spannungsbereich: 2.7V to 5.5V). Alternative Multiplex-Funktionen: HV 1 OUT. Unterstützte Bus-Schnittstellen: General.
26V PPDigital_IOSignalanschluss V PP (Richtung: I/O, Spannungsbereich: 2.7V to 5.5V). Alternative Multiplex-Funktionen: V PP. Unterstützte Bus-Schnittstellen: General.
27HV 0 OUTDigital_IOSignalanschluss HV 0 OUT (Richtung: I/O, Spannungsbereich: 2.7V to 5.5V). Alternative Multiplex-Funktionen: HV 0 OUT. Unterstützte Bus-Schnittstellen: General.
28HVGNDGNDElektrischer 0V-Masserückführungsanschluss (HVGND) für Kernlogik, I/O-Treiber und Analogblöcke.
29DDigital_IOSignalanschluss D (Richtung: I/O, Spannungsbereich: 2.7V to 5.5V). Alternative Multiplex-Funktionen: D. Unterstützte Bus-Schnittstellen: General.
30DDigital_IOSignalanschluss D (Richtung: I/O, Spannungsbereich: 2.7V to 5.5V). Alternative Multiplex-Funktionen: D. Unterstützte Bus-Schnittstellen: General.
31DDigital_IOSignalanschluss D (Richtung: I/O, Spannungsbereich: 2.7V to 5.5V). Alternative Multiplex-Funktionen: D. Unterstützte Bus-Schnittstellen: General.
32DDigital_IOSignalanschluss D (Richtung: I/O, Spannungsbereich: 2.7V to 5.5V). Alternative Multiplex-Funktionen: D. Unterstützte Bus-Schnittstellen: General.
33SDigital_IOSignalanschluss S (Richtung: I/O, Spannungsbereich: 2.7V to 5.5V). Alternative Multiplex-Funktionen: S. Unterstützte Bus-Schnittstellen: General.
34SDigital_IOSignalanschluss S (Richtung: I/O, Spannungsbereich: 2.7V to 5.5V). Alternative Multiplex-Funktionen: S. Unterstützte Bus-Schnittstellen: General.
35SDigital_IOSignalanschluss S (Richtung: I/O, Spannungsbereich: 2.7V to 5.5V). Alternative Multiplex-Funktionen: S. Unterstützte Bus-Schnittstellen: General.
36SDigital_IOSignalanschluss S (Richtung: I/O, Spannungsbereich: 2.7V to 5.5V). Alternative Multiplex-Funktionen: S. Unterstützte Bus-Schnittstellen: General.
37DDigital_IOSignalanschluss D (Richtung: I/O, Spannungsbereich: 2.7V to 5.5V). Alternative Multiplex-Funktionen: D. Unterstützte Bus-Schnittstellen: General.
38SHT+Digital_IOSignalanschluss SHT+ (Richtung: I/O, Spannungsbereich: 2.7V to 5.5V). Alternative Multiplex-Funktionen: SHT+. Unterstützte Bus-Schnittstellen: General.
39SHT -Digital_IOSignalanschluss SHT - (Richtung: I/O, Spannungsbereich: 2.7V to 5.5V). Alternative Multiplex-Funktionen: SHT -. Unterstützte Bus-Schnittstellen: General.
40FBDigital_IOSignalanschluss FB (Richtung: I/O, Spannungsbereich: 2.7V to 5.5V). Alternative Multiplex-Funktionen: FB. Unterstützte Bus-Schnittstellen: General.
41EN_CPDigital_IOSignalanschluss EN_CP (Richtung: I/O, Spannungsbereich: 2.7V to 5.5V). Alternative Multiplex-Funktionen: EN_CP. Unterstützte Bus-Schnittstellen: General.
42VDDPower_OutGeregelter Leistungsausgang (VDD) im Spannungsbereich 2.7V to 5.5V (Max. 5.5V).
43PGNDGNDElektrischer 0V-Masserückführungsanschluss (PGND) für Kernlogik, I/O-Treiber und Analogblöcke.
44HVGNDGNDElektrischer 0V-Masserückführungsanschluss (HVGND) für Kernlogik, I/O-Treiber und Analogblöcke.
45DDigital_IOSignalanschluss D (Richtung: I/O, Spannungsbereich: 2.7V to 5.5V). Alternative Multiplex-Funktionen: D. Unterstützte Bus-Schnittstellen: General.
EntdeckenBauteileGehäuseHerstellerUpload