25C080-E/P (PDIP-8) — Symbol, Footprint IPC-7351B & 3D STEP Model

25C080-E/P

MICROCHIPPDIP-8 · 8 ピン · Pitch 2.54mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · 25C080-E/P (PDIP-8)1CS2SO3WP4Vss8Vcc7HOLD6SCK5SIGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.810.25.10-5.1-10.2mm
2. 2Dフットプリント
12345678E=6.35mm · Pitch e=2.54mmD=9.62mm-7-5-3-113577531-1-3-5-7mm
3. 3Dモデル
パッケージ外形: 6.35mm × 9.62mm · ピッチ: 2.54mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (8/8)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1CSI/OマルチプレクスI/O・ペリフェラル端子 CS (General)
2SOI/OマルチプレクスI/O・ペリフェラル端子 SO (General)
3WPI/OマルチプレクスI/O・ペリフェラル端子 WP (General)
4VssGNDグラウンド基準端子 (Vss)
5SII/OマルチプレクスI/O・ペリフェラル端子 SI (General)
6SCKI/OマルチプレクスI/O・ペリフェラル端子 SCK (SPI)
7HOLDI/OマルチプレクスI/O・ペリフェラル端子 HOLD (General)
8VccPower電源供給入力 (Vcc — 1.8V to 5.5V)
PIN 1 CS
I/O
マルチプレクスI/O・ペリフェラル端子 CS (General)
設計上の注意点: ChipSelectInput
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

抽出図面ギャラリー (6 標準図面 + 11 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
1. 実装3D外観モデルREPRESENTATIVE
25C080-E/P (PDIP-8) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
25C080-E/P (PDIP-8) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (8ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
25C080-E/P (PDIP-8) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
25C080-E/P (PDIP-8) - 4. パッケージ外形寸法図 (D×E×A)
PDIP-8 · 6.35×9.62mm · ピッチ 2.54mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
25C080-E/P (PDIP-8) - 5. 推奨PCBフットプリント
IPC-7351B パッド (8 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
25C080-E/P (PDIP-8) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (11 点 · 1/1 ページ)
25C080 シリーズの切り抜きなし原本図面 11 点中 1–11 点目を表示
P13 · p13_fig01パッケージ完全一致
25C080-E/P (PDIP-8) — 25AA080/25LC080/25C080
25AA080/25LC080/25C080
P1 · p01_fig011777×746px
25C080-E/P (PDIP-8) — 25LC080 2.5-5.5V 2 MHz I
25LC080 2.5-5.5V 2 MHz I
P1 · p01_fig021778×792px
25C080-E/P (PDIP-8) — Please use 25AA080A/B or 25LC080A/B.
Please use 25AA080A/B or 25LC080A/B.
P1 · p01_fig04867×1007px
25C080-E/P (PDIP-8) — SI
SI
P1 · p01_fig02P1
25C080-E/P (PDIP-8) — Datasheet Page 1 (p01_fig02)
Datasheet Page 1 (p01_fig02)
P13 · p13_fig021361×563px
25C080-E/P (PDIP-8) — Legend: XX...X Customer specific information* Y Year code (last digit of calendar year) YY Year code (last 2 digits of calendar year) WW Week code (week of January 1 is week ‘01’) NNN Alphanumeric traceability code | Note: In the event the
Legend: XX...X Customer specific information* Y Year code (last digit of calendar year) YY Year code (last 2 digits of calendar year) WW Week code (week of January 1 is week ‘01’) NNN Alphanumeric traceability code | Note: In the event the
P13 · p13_fig01P13
25C080-E/P (PDIP-8) — Datasheet Page 13 (p13_fig01)
Datasheet Page 13 (p13_fig01)
P14 · p14_fig011353×1063px
25C080-E/P (PDIP-8) — B1 | B | A1 | A | L | A2 | p |  | E | eB |  | c | E1 | n | D | 1 | 2 | Note: For the most current package drawings, please see the Microchip Packaging Specification located at http://www.microchip.com/packaging
B1 | B | A1 | A | L | A2 | p |  | E | eB |  | c | E1 | n | D | 1 | 2 | Note: For the most current package drawings, please see the Microchip Packaging Specification located at http://www.microchip.com/packaging
P14 · p14_fig021442×1187px
25C080-E/P (PDIP-8) — A
A
P15 · p15_fig011442×1792px
25C080-E/P (PDIP-8) — Foot Angle f 0 4 8 0 4 8 | 15 12 0 15 12 0  Mold Draft Angle Bottom | 15 12 0 15 12 0  Mold Draft Angle Top | 0.51 0.42 0.33 .020 .017 .013 B Lead Width | 0.25 0.23 0.20 .010 .009 .008 c Lead Thickness | 0.76 0.62 0.48 .030 .025 .019 L Fo
Foot Angle f 0 4 8 0 4 8 | 15 12 0 15 12 0  Mold Draft Angle Bottom | 15 12 0 15 12 0  Mold Draft Angle Top | 0.51 0.42 0.33 .020 .017 .013 B Lead Width | 0.25 0.23 0.20 .010 .009 .008 c Lead Thickness | 0.76 0.62 0.48 .030 .025 .019 L Fo
P1 · p01_fig03PDF 内の全パッケージ
25C080-E/P (PDIP-8) — EEPROM
EEPROM

電気仕様 & 部品詳細スペック (25C080-E/P)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:25C080-E/P (PDIP-8) は 8 ピンの標準電子部品・コネクタで、パッケージ外形は 9.62 × 6.35 × 4.20 mm(ピンピッチ e = 2.54 mm)です。動作電源電圧 1.8V to 5.5V、動作温度範囲 -40°C to +125°C、SPI インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V to 5.5V
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C to +125°C
工業用温度グレード;最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
1 MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
9.62 × 6.35 × 4.20 mm (A1=0.51 mm)
パッケージ系列: DIP (PDIP-8)
ピン数・リードピッチN / e
8 Pins | Pitch e = 2.54 mm (100.0 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
SPI
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル8 ピン自動バス分類
OK
IPC-7351B フットプリント8 パッド · ピッチ 2.54mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (PDIP-8)

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
9.62 × 6.35 mm
全高 (A) & ピッチ (e)IPC-7351B
A=4.20mm · e=2.54mm
パッド寸法 (W × L)Level B
1.60 × 1.60 mm
ピン数 / 総パッド数Topology
8P / 8Pad (THT_DIP)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
Per application circuit
PDIP-8
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — 25C080-E/P (PDIP-8)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

25C080-E/P (PDIP-8) のピン配置 (Pinout) および電源電圧仕様は?

MICROCHIP 製 25C080-E/P (PDIP-8 パッケージ) は全 8 ピン構成で、ピンピッチは 2.54 mm、動作電源電圧範囲 VCC は 1.8V to 5.5V です。主なピン:1 (CS: マルチプレクスI/O・ペリフェラル端子 CS (General)), 2 (SO: マルチプレクスI/O・ペリフェラル端子 SO (General)), 3 (WP: マルチプレクスI/O・ペリフェラル端子 WP (General)), 4 (Vss: グラウンド基準端子 (Vss)), 5 (SI: マルチプレクスI/O・ペリフェラル端子 SI (General)), 6 (SCK: マルチプレクスI/O・ペリフェラル端子 SCK (SPI))。

25C080-E/P の IPC-7351B 準拠 PCB フットプリント寸法は?

データシート外形図および IPC-7351B Level B (標準密度) に基づき、25C080-E/P (PDIP-8) の本体外形は 6.35 × 9.62 mm、ピッチ e = 2.54 mm、合計 8 パッドで構成されています。

25C080-E/P の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか?

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの 25C080-E/P (MICROCHIP, PDIP-8) CAD ライブラリパッケージ(KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB)を無料で直接ダウンロードできます。

静的リファレンス付録:ピン配置表 (8 ピン) & 25C080 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1CSDigital_IO信号端子 CS(方向: I/O、電圧域: 1.8V to 5.5V)。多重化オルタネート機能: CS。対応バス/インターフェース: General。
2SODigital_IO信号端子 SO(方向: I/O、電圧域: 1.8V to 5.5V)。多重化オルタネート機能: SO。対応バス/インターフェース: General。
3WPDigital_IO信号端子 WP(方向: I/O、電圧域: 1.8V to 5.5V)。多重化オルタネート機能: WP。対応バス/インターフェース: General。
4VssGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (Vss) です。
5SIDigital_IO信号端子 SI(方向: I/O、電圧域: 1.8V to 5.5V)。多重化オルタネート機能: SI。対応バス/インターフェース: General。
6SCKDigital_IO信号端子 SCK(方向: I/O、電圧域: 1.8V to 5.5V)。多重化オルタネート機能: SCK。対応バス/インターフェース: SPI。
7HOLDDigital_IO信号端子 HOLD(方向: I/O、電圧域: 1.8V to 5.5V)。多重化オルタネート機能: HOLD。対応バス/インターフェース: General。
8VccPower_In1.8V to 5.5V 電源ドメインで動作する正電源入力端子 (Vcc、最大定格: 5.5V) です。