ChipDocs.org
⌘K
2284 部品PDFアップロード
CH554G (SOP-16) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH554G

WCHID: C114295SOP-16 · 16 ピン · Pitch 1.27mmIPC TOLERANCE VARIATION5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · CH554G (SOP-16)1IO12IO233V34P1.6/MISO/RX5P1.7/SCK/TXD6RST/T2EX_/CA7P3.1/PWM2_/T8P3.0/PWM1_/R16V3315VCC/VDD14GND/VSS13P3.7/UDM12P3.6/UDP11P3.4/PWM2/RX10P3.3/INT19IO4Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.215.210.25.10-5.1-10.2-15.2mm
2. 2Dフットプリント
12345678910111213141516E=3.90mm · Pitch e=1.27mmD=9.90mm-6-5-4-3-2-1012345676543210-1-2-3-4-5-6-7mm
3. 3Dモデル
パッケージ外形: 3.90mm × 9.90mm · ピッチ: 1.27mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (16/16)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1IO1I/OGeneral Purpose Digital I/O Pin IO1
2IO2I/OGeneral Purpose Digital I/O Pin IO2
33V3Power3.3V Main Power Supply Rail (3.0V ~ 3.6V)
4P1.6/MISO/RXD1/TIN4I/OマルチプレクスI/O・ペリフェラル端子 P1.6/MISO/RXD1/TIN4 (UART, SPI)
5P1.7/SCK/TXD1/TIN5I/OマルチプレクスI/O・ペリフェラル端子 P1.7/SCK/TXD1/TIN5 (UART, SPI)
6RST/T2EX_/CAP2_I/OマルチプレクスI/O・ペリフェラル端子 RST/T2EX_/CAP2_ (General)
7P3.1/PWM2_/TXDI/OマルチプレクスI/O・ペリフェラル端子 P3.1/PWM2_/TXD (UART, PWM)
8P3.0/PWM1_/RXDI/OマルチプレクスI/O・ペリフェラル端子 P3.0/PWM1_/RXD (UART, PWM)
9IO4I/OGPIO4 / RTC_GPIO4 / TOUCH4 / ADC1_CH3
10P3.3/INT1I/OマルチプレクスI/O・ペリフェラル端子 P3.3/INT1 (General)
11P3.4/PWM2/RXD1_/T0I/OマルチプレクスI/O・ペリフェラル端子 P3.4/PWM2/RXD1_/T0 (UART, PWM)
12P3.6/UDPI/OマルチプレクスI/O・ペリフェラル端子 P3.6/UDP (General)
13P3.7/UDMI/OマルチプレクスI/O・ペリフェラル端子 P3.7/UDM (General)
14GND/VSSGNDグラウンド基準端子 (GND/VSS)
15VCC/VDDPower電源供給入力 (VCC/VDD — 3.3V / 5.0V Standard Logic)
16V33Power電源供給入力 (V33 — 3.3V / 5.0V Standard Logic)
PIN 1 IO1
I/O
General Purpose Digital I/O Pin IO1
設計上の注意点: 3.3V logic domain (3.6V absolute max), 40mA max drive current.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 12 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: CH554G (WCH · SOP-16)
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
CH554G (SOP-16) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
CH554G (SOP-16) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (16ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
CH554G (SOP-16) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
CH554G (SOP-16) - 4. パッケージ外形寸法図 (D×E×A)
SOP-16 · 3.90×9.90mm · ピッチ 1.27mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
CH554G (SOP-16) - 5. 推奨PCBフットプリント
IPC-7351B パッド (16 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
CH554G (SOP-16) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (12 点 · 1/1 ページ)
CH554 シリーズの切り抜きなし原本図面 12 点中 1–12 点目を表示
P1 · p01_fig011684×868px
CH554G (SOP-16) — CH554 内置了ADC 模数转换、触摸按键电容检测、3 组定时器和信号捕捉及PWM、双异步串口、 SPI 等功能模块，支持USB-Host 主机模式和USB-Device 设备模式。
CH554 内置了ADC 模数转换、触摸按键电容检测、3 组定时器和信号捕捉及PWM、双异步串口、 SPI 等功能模块，支持USB-Host 主机模式和USB-Device 设备模式。
P2 · p02_fig011865×1645px
CH554G (SOP-16) — 耗睡眠，支持USB、UART0、UART1、SPI0 以及部分GPIO 外部唤醒。 l 芯片内置唯一ID 号。
耗睡眠，支持USB、UART0、UART1、SPI0 以及部分GPIO 外部唤醒。 l 芯片内置唯一ID 号。
P2 · p02_fig01P2
CH554G (SOP-16) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P18 · p18_fig011757×2025px
CH554G (SOP-16) — CH554 手册 18 | CLOCK_CFG B9h 系统时钟配置寄存器 83h | 系统时钟配置寄存器(CLOCK_CFG)，仅在安全模式下可写： | 位 名称 访问 描述 复位值 | 7 bOSC_EN_INT RW | 内部时钟振荡器使能，该位为1 使能内部时钟振荡器 并且选用内部时钟；该位为0 关闭内部时钟振荡器并 且选用外部晶体振荡器提供时钟 | 1 | 6 bOSC_EN_XT RW | 外部晶体振荡器使能，该位为1 则P1.2/P1.3 引脚作 为XI/XO
CH554 手册 18 | CLOCK_CFG B9h 系统时钟配置寄存器 83h | 系统时钟配置寄存器(CLOCK_CFG)，仅在安全模式下可写： | 位 名称 访问 描述 复位值 | 7 bOSC_EN_INT RW | 内部时钟振荡器使能，该位为1 使能内部时钟振荡器 并且选用内部时钟；该位为0 关闭内部时钟振荡器并 且选用外部晶体振荡器提供时钟 | 1 | 6 bOSC_EN_XT RW | 外部晶体振荡器使能，该位为1 则P1.2/P1.3 引脚作 为XI/XO
P18 · p18_fig01P18
CH554G (SOP-16) — Datasheet Page 18 (p18_fig01)
Datasheet Page 18 (p18_fig01)
P22 · p22_fig011757×433px
CH554G (SOP-16) — 位 名称 访问 描述 复位值
位 名称 访问 描述 复位值
P23 · p23_fig011664×915px
CH554G (SOP-16) — 图10.2.1 I/O 引脚等效原理图
图10.2.1 I/O 引脚等效原理图
P37 · p37_fig011757×2277px
CH554G (SOP-16) — 模式0：bSn_MST_CLK = 0
模式0：bSn_MST_CLK = 0
P37 · p37_fig021496×347px
CH554G (SOP-16) — 模式0：bSn_MST_CLK = 0
模式0：bSn_MST_CLK = 0
P53 · p53_fig011757×2440px
CH554G (SOP-16) — 18、参数
18、参数
P54 · p54_fig011757×2224px
CH554G (SOP-16) — CH554 手册 54 | ISLP3L bLDO3V3_OFF=1 关闭LDO， | 完全睡眠后的总电源电流 0.004 0.015 mA | IADC3 ADC 模数转换模块工作电流 150 500 uA | ICMP3 电压比较器模块工作电流 70 300 uA | ITKEY3 触摸按键电容检测模块工作电流 130 200 uA | VIL3 低电平输入电压 -0.4 0.8 V | VIH3 高电平输入电压 1.9 VCC+0.4 V | VOL3 低电平输出电压(
CH554 手册 54 | ISLP3L bLDO3V3_OFF=1 关闭LDO， | 完全睡眠后的总电源电流 0.004 0.015 mA | IADC3 ADC 模数转换模块工作电流 150 500 uA | ICMP3 电压比较器模块工作电流 70 300 uA | ITKEY3 触摸按键电容检测模块工作电流 130 200 uA | VIL3 低电平输入电压 -0.4 0.8 V | VIH3 高电平输入电压 1.9 VCC+0.4 V | VOL3 低电平输出电压(
P54 · p54_fig01P54
CH554G (SOP-16) — Datasheet Page 54 (p54_fig01)
Datasheet Page 54 (p54_fig01)

電気仕様 & 部品詳細スペック (CH554G)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:CH554G (SOP-16) は 16 ピンの標準電子部品・コネクタで、パッケージ外形は 9.90 × 3.90 × 1.50 mm（ピンピッチ e = 1.27 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、USB, UART, SPI, ADC, PWM インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
6MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
9.90 × 3.90 × 1.50 mm (A1=0.15 mm)
パッケージ系列: SOP (SOP-16)
ピン数・リードピッチN / e
16 Pins | Pitch e = 1.27 mm (50.0 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB, UART, SPI, ADC, PWM
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル16 ピン自動バス分類
OK
IPC-7351B フットプリント16 パッド · ピッチ 1.27mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified
IPC-7351B

同系列ファミリー & 同一データシート部品 — CH554 (2)

同一データシートを共有するパッケージ違いやバリアントを選択

機械寸法 & ランドパターン (SOP-16)

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
9.90 × 3.90 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.50mm · e=1.27mm
パッド寸法 (W × L)Level B
0.60 × 1.55 mm
ピン数 / 総パッド数Topology
16P / 16Pad (DUAL_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
SOP-16
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — CH554G (SOP-16)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

CH554G (SOP-16) のピン配置 (Pinout) および電源電圧仕様は？

WCH 製 CH554G (SOP-16 パッケージ) は全 16 ピン構成で、ピンピッチは 1.27 mm です。主なピン：1 (IO1: General Purpose Digital I/O Pin IO1), 2 (IO2: General Purpose Digital I/O Pin IO2), 3 (3V3: 3.3V Main Power Supply Rail (3.0V ~ 3.6V)), 4 (P1.6/MISO/RXD1/TIN4: マルチプレクスI/O・ペリフェラル端子 P1.6/MISO/RXD1/TIN4 (UART, SPI)), 5 (P1.7/SCK/TXD1/TIN5: マルチプレクスI/O・ペリフェラル端子 P1.7/SCK/TXD1/TIN5 (UART, SPI)), 6 (RST/T2EX_/CAP2_: マルチプレクスI/O・ペリフェラル端子 RST/T2EX_/CAP2_ (General))。

CH554G の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH554G (SOP-16) の本体外形は 3.90 × 9.90 mm、ピッチ e = 1.27 mm、合計 16 パッドで構成されています。

CH554G の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH554G (WCH, SOP-16) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (16 ピン) & CH554 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1IO1Digital_IOGeneral Purpose Digital I/O Pin IO1
2IO2Digital_IOGeneral Purpose Digital I/O Pin IO2
33V3Power_In3.3V Main Power Supply Rail (3.0V ~ 3.6V)
4P1.6/MISO/RXD1/TIN4Digital_IO信号端子 P1.6/MISO/RXD1/TIN4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1.6/MISO/RXD1/TIN4。対応バス/インターフェース: UART, SPI。
5P1.7/SCK/TXD1/TIN5Digital_IO信号端子 P1.7/SCK/TXD1/TIN5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P1.7/SCK/TXD1/TIN5。対応バス/インターフェース: UART, SPI。
6RST/T2EX_/CAP2_Digital_IO信号端子 RST/T2EX_/CAP2_（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RST/T2EX_/CAP2_。対応バス/インターフェース: General。
7P3.1/PWM2_/TXDDigital_IO信号端子 P3.1/PWM2_/TXD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.1/PWM2_/TXD。対応バス/インターフェース: UART, PWM。
8P3.0/PWM1_/RXDDigital_IO信号端子 P3.0/PWM1_/RXD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.0/PWM1_/RXD。対応バス/インターフェース: UART, PWM。
9IO4Digital_IOGPIO4 / RTC_GPIO4 / TOUCH4 / ADC1_CH3
10P3.3/INT1Digital_IO信号端子 P3.3/INT1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.3/INT1。対応バス/インターフェース: General。
11P3.4/PWM2/RXD1_/T0Digital_IO信号端子 P3.4/PWM2/RXD1_/T0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.4/PWM2/RXD1_/T0。対応バス/インターフェース: UART, PWM。
12P3.6/UDPDigital_IO信号端子 P3.6/UDP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.6/UDP。対応バス/インターフェース: General。
13P3.7/UDMDigital_IO信号端子 P3.7/UDM（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: P3.7/UDM。対応バス/インターフェース: General。
14GND/VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND/VSS) です。
15VCC/VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC/VDD、最大定格: 5.5V) です。
16V33Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (V33、最大定格: 5.5V) です。
探索部品パッケージメーカーアップロード