SOP-16 · 16P
Synchronisierte Pinbelegung (Symbol / 2D / 3D) (16/16)
Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben| Pin | Symbol | Typ | Funktionsbeschreibung (DE) |
|---|---|---|---|
| 1 | IO1 | I/O | General Purpose Digital I/O Pin IO1 |
| 2 | IO2 | I/O | General Purpose Digital I/O Pin IO2 |
| 3 | 3V3 | Power | 3.3V Main Power Supply Rail (3.0V ~ 3.6V) |
| 4 | P1.6/MISO/RXD1/TIN4 | I/O | Multiplex-I/O- & Peripherie-Pin P1.6/MISO/RXD1/TIN4 (UART, SPI) |
| 5 | P1.7/SCK/TXD1/TIN5 | I/O | Multiplex-I/O- & Peripherie-Pin P1.7/SCK/TXD1/TIN5 (UART, SPI) |
| 6 | RST/T2EX_/CAP2_ | I/O | Multiplex-I/O- & Peripherie-Pin RST/T2EX_/CAP2_ (General) |
| 7 | P3.1/PWM2_/TXD | I/O | Multiplex-I/O- & Peripherie-Pin P3.1/PWM2_/TXD (UART, PWM) |
| 8 | P3.0/PWM1_/RXD | I/O | Multiplex-I/O- & Peripherie-Pin P3.0/PWM1_/RXD (UART, PWM) |
| 9 | IO4 | I/O | GPIO4 / RTC_GPIO4 / TOUCH4 / ADC1_CH3 |
| 10 | P3.3/INT1 | I/O | Multiplex-I/O- & Peripherie-Pin P3.3/INT1 (General) |
| 11 | P3.4/PWM2/RXD1_/T0 | I/O | Multiplex-I/O- & Peripherie-Pin P3.4/PWM2/RXD1_/T0 (UART, PWM) |
| 12 | P3.6/UDP | I/O | Multiplex-I/O- & Peripherie-Pin P3.6/UDP (General) |
| 13 | P3.7/UDM | I/O | Multiplex-I/O- & Peripherie-Pin P3.7/UDM (General) |
| 14 | GND/VSS | GND | Masseanschluss (GND/VSS) |
| 15 | VCC/VDD | Power | Versorgungsspannungseingang (VCC/VDD — 3.3V / 5.0V Standard Logic) |
| 16 | V33 | Power | Versorgungsspannungseingang (V33 — 3.3V / 5.0V Standard Logic) |
PIN 1 IO1
I/OGeneral Purpose Digital I/O Pin IO1
Designhinweis: 3.3V logic domain (3.6V absolute max), 40mA max drive current.
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator
Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 12 Extrahierte Abbildungen)
Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern1. Reales 3D-GehäusemodellREPRESENTATIVE
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
Konforme Pinanordnung (16 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
SOP-16 · 3.90×9.90mm · Raster 1.27mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
IPC-7351B Land Pattern (16 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (12 Abb. · Seite 1/1)
Zeige 1–12 von 12 unbeschnittenen Originalzeichnungen für CH554
P1 · p01_fig011684×868px
P2 · p02_fig011865×1645px
P2 · p02_fig01P2
P18 · p18_fig011757×2025px
P18 · p18_fig01P18
P22 · p22_fig011757×433px
P23 · p23_fig011664×915px
P37 · p37_fig011757×2277px
P37 · p37_fig021496×347px
P53 · p53_fig011757×2440px
P54 · p54_fig011757×2224px
P54 · p54_fig01P54
Elektrische Spezifikationen & Bauteildetails (CH554G)
Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)Detaillierte Übersicht:CH554G (SOP-16) ist ein 16-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 9.90 × 3.90 × 1.50 mm (Pin-Raster e = 1.27 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und USB, UART, SPI, ADC, PWM Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
6MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
9.90 × 3.90 × 1.50 mm (A1=0.15 mm)
Gehäusefamilie: SOP (SOP-16)
Pinanzahl & RastermaßN / e
16 Pins | Pitch e = 1.27 mm (50.0 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
USB, UART, SPI, ADC, PWM
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.
5-Punkte-Industriestandardprüfung
Automatische Geometrie- und Regelprüfung vor dem DateiexportIEEE-315 Symbol16 Pins automatisch nach Bussen gruppiert
IPC-7351B Footprint16 Pads · Raster 1.27mm
IPC-7525 60% LotpastenfensterReflow 1:1 Standard
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
Praxisverifikation & Ingenieurbewertungen
Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen5.00 PCB Verified
IPC-7351B
Wählen Sie eine andere Gehäusevariante oder Teilenummer aus demselben DatenblattVerwandte Bauteile derselben Chipfamilie — CH554 (2)
Mechanische Abmessungen & Land Pattern (SOP-16)
Aus dem Datenblatt extrahiert & nach IPC-7351B normiertGehäusekörper (D × E)Nominal
9.90 × 3.90 mm
Höhe (A) & Raster (e)IPC-7351B
A=1.50mm · e=1.27mm
Pad-Abmessungen (W × L)Level B
0.60 × 1.55 mm
Pins / Gesamt-PadsTopology
16P / 16Pad (DUAL_ROW)
Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)
Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen| Bauteilbezeichner / Ersatz-MPN | Wert / Gehäuse | Funktion & PCB-Layout-Regel |
|---|---|---|
| N/A BOM | Gemäß Applikationsschaltung SOP-16 | Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten. |
Häufig gestellte technische Fragen (FAQ) — CH554G (SOP-16)
Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-ExportformatenWie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH554G (SOP-16)?
Das Bauteil CH554G von WCH im SOP-16-Gehäuse besitzt 16 Pins mit einem Rastermaß (Pitch) von 1.27 mm. Wichtige Pins: 1 (IO1: General Purpose Digital I/O Pin IO1), 2 (IO2: General Purpose Digital I/O Pin IO2), 3 (3V3: 3.3V Main Power Supply Rail (3.0V ~ 3.6V)), 4 (P1.6/MISO/RXD1/TIN4: Multiplex-I/O- & Peripherie-Pin P1.6/MISO/RXD1/TIN4 (UART, SPI)), 5 (P1.7/SCK/TXD1/TIN5: Multiplex-I/O- & Peripherie-Pin P1.7/SCK/TXD1/TIN5 (UART, SPI)), 6 (RST/T2EX_/CAP2_: Multiplex-I/O- & Peripherie-Pin RST/T2EX_/CAP2_ (General)).
Welche IPC-7351B Land-Pattern-Abmessungen hat der CH554G?
Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH554G (SOP-16) 3.90 × 9.90 mm bei einem Pitch e = 1.27 mm und 16 Kupfer-Pads.
Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH554G heruntergeladen werden?
Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH554G (WCH, SOP-16) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.
Statischer Referenzanhang: Pinbelegungstabelle (16 Pins) & CH554 VariantenStatische Tabelle aufklappen
| Pin-Nr. | Signalname | Elektrischer Typ | Funktionsbeschreibung & Schaltungshinweise |
|---|---|---|---|
| 1 | IO1 | Digital_IO | General Purpose Digital I/O Pin IO1 |
| 2 | IO2 | Digital_IO | General Purpose Digital I/O Pin IO2 |
| 3 | 3V3 | Power_In | 3.3V Main Power Supply Rail (3.0V ~ 3.6V) |
| 4 | P1.6/MISO/RXD1/TIN4 | Digital_IO | Signalanschluss P1.6/MISO/RXD1/TIN4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P1.6/MISO/RXD1/TIN4. Unterstützte Bus-Schnittstellen: UART, SPI. |
| 5 | P1.7/SCK/TXD1/TIN5 | Digital_IO | Signalanschluss P1.7/SCK/TXD1/TIN5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P1.7/SCK/TXD1/TIN5. Unterstützte Bus-Schnittstellen: UART, SPI. |
| 6 | RST/T2EX_/CAP2_ | Digital_IO | Signalanschluss RST/T2EX_/CAP2_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RST/T2EX_/CAP2_. Unterstützte Bus-Schnittstellen: General. |
| 7 | P3.1/PWM2_/TXD | Digital_IO | Signalanschluss P3.1/PWM2_/TXD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.1/PWM2_/TXD. Unterstützte Bus-Schnittstellen: UART, PWM. |
| 8 | P3.0/PWM1_/RXD | Digital_IO | Signalanschluss P3.0/PWM1_/RXD (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.0/PWM1_/RXD. Unterstützte Bus-Schnittstellen: UART, PWM. |
| 9 | IO4 | Digital_IO | GPIO4 / RTC_GPIO4 / TOUCH4 / ADC1_CH3 |
| 10 | P3.3/INT1 | Digital_IO | Signalanschluss P3.3/INT1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.3/INT1. Unterstützte Bus-Schnittstellen: General. |
| 11 | P3.4/PWM2/RXD1_/T0 | Digital_IO | Signalanschluss P3.4/PWM2/RXD1_/T0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.4/PWM2/RXD1_/T0. Unterstützte Bus-Schnittstellen: UART, PWM. |
| 12 | P3.6/UDP | Digital_IO | Signalanschluss P3.6/UDP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.6/UDP. Unterstützte Bus-Schnittstellen: General. |
| 13 | P3.7/UDM | Digital_IO | Signalanschluss P3.7/UDM (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: P3.7/UDM. Unterstützte Bus-Schnittstellen: General. |
| 14 | GND/VSS | GND | Elektrischer 0V-Masserückführungsanschluss (GND/VSS) für Kernlogik, I/O-Treiber und Analogblöcke. |
| 15 | VCC/VDD | Power_In | Positiver Versorgungseingang (VCC/VDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 16 | V33 | Power_In | Positiver Versorgungseingang (V33) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |