ChipDocs.org
⌘K
2284 部品PDFアップロード
ZL40209LDG1 (QFN-32-EP(5x5)) — Symbol, Footprint IPC-7351B & 3D STEP Model

ZL40209LDG1

MICROCHIPID: C1545768QFN-32-EP(5x5) · 33 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · ZL40209LDG1 (QFN-32-EP(5x5))1IO12vt0 vt1 ,3ctrl0 ctrl1 4NC5IO26vt0 vt1 ,7ctrl0 ctrl1 8IO09gnd10NC11vdd12IO713IO1514IO1615IO1716vdd17gnd33EPAD/GND32gnd31sel30vdd29IO2928IO3327IO4726IO2125vdd24gnd23vdd22IO1121IO1020IO919IO2018vddGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.827.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9mm
2. 2Dフットプリント
123456789101112131415161718192021222324252627282930313233E=5.00mm · Pitch e=0.50mmD=5.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3Dモデル
パッケージ外形: 5.00mm × 5.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (33/33)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1IO1I/OGeneral Purpose Digital I/O Pin IO1
2vt0 vt1 ,I/OマルチプレクスI/O・ペリフェラル端子 vt0 vt1 , (General)
3ctrl0 ctrl1 ,I/OマルチプレクスI/O・ペリフェラル端子 ctrl0 ctrl1 , (General)
4NCNCNo Connect (Leave Floating)
5IO2I/OGPIO2 / RTC_GPIO2 / TOUCH2 / ADC1_CH1
6vt0 vt1 ,I/OマルチプレクスI/O・ペリフェラル端子 vt0 vt1 , (General)
7ctrl0 ctrl1 ,I/OマルチプレクスI/O・ペリフェラル端子 ctrl0 ctrl1 , (General)
8IO0I/OGPIO0 / RTC_GPIO0 (Chip Boot Mode Strapping Pin)
9gndGNDグラウンド基準端子 (gnd)
10NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
11vddPower電源供給入力 (vdd — 3.3V / 5.0V Standard Logic)
12IO7I/OGPIO7 / RTC_GPIO7 / TOUCH7 / ADC1_CH6
13IO15I/OGPIO15 / RTC_GPIO15 / U0RTS / ADC2_CH4 / XTAL_32K_P
14IO16I/OGPIO16 / RTC_GPIO16 / U0CTS / ADC2_CH5 / XTAL_32K_N
15IO17I/OGPIO17 / RTC_GPIO17 / U1TXD / ADC2_CH6
16vddPower電源供給入力 (vdd — 3.3V / 5.0V Standard Logic)
17gndGNDグラウンド基準端子 (gnd)
18vddPower電源供給入力 (vdd — 3.3V / 5.0V Standard Logic)
19IO20I/OGPIO20 / RTC_GPIO20 / USB_D+ / U1CTS / ADC2_CH9
20IO9I/OGPIO9 / RTC_GPIO9 / TOUCH9 / ADC1_CH8 / FSPIHD
21IO10I/OGPIO10 / RTC_GPIO10 / TOUCH10 / ADC1_CH9 / FSPICS0
22IO11I/OGPIO11 / RTC_GPIO11 / TOUCH11 / ADC2_CH0 / FSPID
23vddPower電源供給入力 (vdd — 3.3V / 5.0V Standard Logic)
24gndGNDグラウンド基準端子 (gnd)
25vddPower電源供給入力 (vdd — 3.3V / 5.0V Standard Logic)
26IO21I/OGPIO21 / RTC_GPIO21
27IO47I/OGPIO47 / SPICLK_P_DIFF / SUBSPICLK_P_DIFF
28IO33I/OGPIO33 / FSPIHD / SUBSPIHD / SPIIO4
29IO29I/OGeneral Purpose Digital I/O Pin IO29
30vddPower電源供給入力 (vdd — 3.3V / 5.0V Standard Logic)
31selI/OマルチプレクスI/O・ペリフェラル端子 sel (General)
32gndGNDグラウンド基準端子 (gnd)
33EPAD/GNDGNDグラウンド基準端子 (EPAD/GND)
PIN 1 IO1
I/O
General Purpose Digital I/O Pin IO1
設計上の注意点: 3.3V logic domain (3.6V absolute max), 40mA max drive current.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 6 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: ZL40209LDG1 (MICROCHIP · QFN-32-EP(5x5))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
ZL40209LDG1 (QFN-32-EP(5x5)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
ZL40209LDG1 (QFN-32-EP(5x5)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (33ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
ZL40209LDG1 (QFN-32-EP(5x5)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
ZL40209LDG1 (QFN-32-EP(5x5)) - 4. パッケージ外形寸法図 (D×E×A)
QFN-32-EP(5x5) · 5.00×5.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
ZL40209LDG1 (QFN-32-EP(5x5)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (33 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
ZL40209LDG1 (QFN-32-EP(5x5)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (6 点 · 1/1 ページ)
ZL40209 シリーズの切り抜きなし原本図面 6 点中 1–6 点目を表示
P1 · p01_fig01814×156px
ZL40209LDG1 (QFN-32-EP(5x5)) — Features
Features
P1 · p01_fig021645×974px
ZL40209LDG1 (QFN-32-EP(5x5)) — Figure 1 - Functional Block Diagram
Figure 1 - Functional Block Diagram
P17 · p17_fig011519×1090px
ZL40209LDG1 (QFN-32-EP(5x5)) — Figure 20 - Decoupling Connections for Power Pins
Figure 20 - Decoupling Connections for Power Pins
P17 · p17_fig01P17
ZL40209LDG1 (QFN-32-EP(5x5)) — Datasheet Page 17 (p17_fig01)
Datasheet Page 17 (p17_fig01)
P25 · p25_fig011916×2474px
ZL40209LDG1 (QFN-32-EP(5x5)) — 25
25
P26 · p26_fig011978×635px
ZL40209LDG1 (QFN-32-EP(5x5)) — © 2014 Microsemi Corporation. All rights reserved. Microsemi and the Microsemi logo are trademarks of Microsemi Corporation. All other trademarks and service marks are the property of their respective owners. | ZL40209
© 2014 Microsemi Corporation. All rights reserved. Microsemi and the Microsemi logo are trademarks of Microsemi Corporation. All other trademarks and service marks are the property of their respective owners. | ZL40209

電気仕様 & 部品詳細スペック (ZL40209LDG1)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:ZL40209LDG1 (QFN-32-EP(5x5)) は 32 ピンの標準電子部品・コネクタで、パッケージ外形は 5.00 × 5.00 × 0.85 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、Standard I/O / Passive インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
750 MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
5.00 × 5.00 × 0.85 mm (A1=0.03 mm)
パッケージ系列: QFN (QFN-32-EP(5x5))
ピン数・リードピッチN / e
32 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
Standard I/O / Passive
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル33 ピン自動バス分類
OK
IPC-7351B フットプリント33 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口EPAD 3.50×3.50mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (QFN-32-EP(5x5))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
5.00 × 5.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.85mm · e=0.50mm
パッド寸法 (W × L)Level B
0.28 × 0.80 mm
ピン数 / 総パッド数Topology
33P / 33Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
QFN-32-EP(5x5)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — ZL40209LDG1 (QFN-32-EP(5x5))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

ZL40209LDG1 (QFN-32-EP(5x5)) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 ZL40209LDG1 (QFN-32-EP(5x5) パッケージ) は全 33 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (IO1: General Purpose Digital I/O Pin IO1), 2 (vt0 vt1 ,: マルチプレクスI/O・ペリフェラル端子 vt0 vt1 , (General)), 3 (ctrl0 ctrl1 ,: マルチプレクスI/O・ペリフェラル端子 ctrl0 ctrl1 , (General)), 4 (NC: No Connect (Leave Floating)), 5 (IO2: GPIO2 / RTC_GPIO2 / TOUCH2 / ADC1_CH1), 6 (vt0 vt1 ,: マルチプレクスI/O・ペリフェラル端子 vt0 vt1 , (General))。

ZL40209LDG1 の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、ZL40209LDG1 (QFN-32-EP(5x5)) の本体外形は 5.00 × 5.00 mm、ピッチ e = 0.50 mm、合計 33 パッドで構成されています（中央放熱パッド EPAD 3.50 × 3.50 mm、IPC-7525 60% 開口ペーストマスク付き）。

ZL40209LDG1 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの ZL40209LDG1 (MICROCHIP, QFN-32-EP(5x5)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (33 ピン) & ZL40209 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1IO1Digital_IOGeneral Purpose Digital I/O Pin IO1
2vt0 vt1 ,Digital_IO信号端子 vt0 vt1 ,（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: vt0 vt1 ,。対応バス/インターフェース: General。
3ctrl0 ctrl1 ,Digital_IO信号端子 ctrl0 ctrl1 ,（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: ctrl0 ctrl1 ,。対応バス/インターフェース: General。
4NCNo_ConnectNo Connect (Leave Floating)
5IO2Digital_IOGPIO2 / RTC_GPIO2 / TOUCH2 / ADC1_CH1
6vt0 vt1 ,Digital_IO信号端子 vt0 vt1 ,（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: vt0 vt1 ,。対応バス/インターフェース: General。
7ctrl0 ctrl1 ,Digital_IO信号端子 ctrl0 ctrl1 ,（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: ctrl0 ctrl1 ,。対応バス/インターフェース: General。
8IO0Digital_IOGPIO0 / RTC_GPIO0 (Chip Boot Mode Strapping Pin)
9gndGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (gnd) です。
10NCNC信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
11vddPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (vdd、最大定格: 5.5V) です。
12IO7Digital_IOGPIO7 / RTC_GPIO7 / TOUCH7 / ADC1_CH6
13IO15Digital_IOGPIO15 / RTC_GPIO15 / U0RTS / ADC2_CH4 / XTAL_32K_P
14IO16Digital_IOGPIO16 / RTC_GPIO16 / U0CTS / ADC2_CH5 / XTAL_32K_N
15IO17Digital_IOGPIO17 / RTC_GPIO17 / U1TXD / ADC2_CH6
16vddPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (vdd、最大定格: 5.5V) です。
17gndGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (gnd) です。
18vddPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (vdd、最大定格: 5.5V) です。
19IO20Digital_IOGPIO20 / RTC_GPIO20 / USB_D+ / U1CTS / ADC2_CH9
20IO9Digital_IOGPIO9 / RTC_GPIO9 / TOUCH9 / ADC1_CH8 / FSPIHD
21IO10Digital_IOGPIO10 / RTC_GPIO10 / TOUCH10 / ADC1_CH9 / FSPICS0
22IO11Digital_IOGPIO11 / RTC_GPIO11 / TOUCH11 / ADC2_CH0 / FSPID
23vddPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (vdd、最大定格: 5.5V) です。
24gndGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (gnd) です。
25vddPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (vdd、最大定格: 5.5V) です。
26IO21Digital_IOGPIO21 / RTC_GPIO21
27IO47Digital_IOGPIO47 / SPICLK_P_DIFF / SUBSPICLK_P_DIFF
28IO33Digital_IOGPIO33 / FSPIHD / SUBSPIHD / SPIIO4
29IO29Digital_IOGeneral Purpose Digital I/O Pin IO29
30vddPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (vdd、最大定格: 5.5V) です。
31selDigital_IO信号端子 sel（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: sel。対応バス/インターフェース: General。
32gndGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (gnd) です。
33EPAD/GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (EPAD/GND) です。
探索部品パッケージメーカーアップロード