Mechanische Abmessungen & Land Pattern (QFN-32-EP(5x5))
Aus dem Datenblatt extrahiert & nach IPC-7351B normiertGehäusekörper (D × E)Nominal
5.00 × 5.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.85mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.28 × 0.80 mm
Pins / Gesamt-PadsTopology
33P / 33Pad (QUAD_ROW)
Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)
Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen| Bauteilbezeichner / Ersatz-MPN | Wert / Gehäuse | Funktion & PCB-Layout-Regel |
|---|---|---|
| N/A BOM | Gemäß Applikationsschaltung QFN-32-EP(5x5) | Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten. |
Häufig gestellte technische Fragen (FAQ) — ZL40209LDG1 (QFN-32-EP(5x5))
Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-ExportformatenWie lautet die Pinbelegung (Pinout) und Versorgungsspannung des ZL40209LDG1 (QFN-32-EP(5x5))?
Das Bauteil ZL40209LDG1 von MICROCHIP im QFN-32-EP(5x5)-Gehäuse besitzt 33 Pins mit einem Rastermaß (Pitch) von 0.50 mm. Wichtige Pins: 1 (IO1: General Purpose Digital I/O Pin IO1), 2 (vt0 vt1 ,: Multiplex-I/O- & Peripherie-Pin vt0 vt1 , (General)), 3 (ctrl0 ctrl1 ,: Multiplex-I/O- & Peripherie-Pin ctrl0 ctrl1 , (General)), 4 (NC: No Connect (Leave Floating)), 5 (IO2: GPIO2 / RTC_GPIO2 / TOUCH2 / ADC1_CH1), 6 (vt0 vt1 ,: Multiplex-I/O- & Peripherie-Pin vt0 vt1 , (General)).
Welche IPC-7351B Land-Pattern-Abmessungen hat der ZL40209LDG1?
Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des ZL40209LDG1 (QFN-32-EP(5x5)) 5.00 × 5.00 mm bei einem Pitch e = 0.50 mm und 33 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 3.50 × 3.50 mm mit 60% Pastenfenster nach IPC-7525.
Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für ZL40209LDG1 heruntergeladen werden?
Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für ZL40209LDG1 (MICROCHIP, QFN-32-EP(5x5)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.
Statischer Referenzanhang: Pinbelegungstabelle (33 Pins) & ZL40209 VariantenStatische Tabelle aufklappen
| Pin-Nr. | Signalname | Elektrischer Typ | Funktionsbeschreibung & Schaltungshinweise |
|---|---|---|---|
| 1 | IO1 | Digital_IO | General Purpose Digital I/O Pin IO1 |
| 2 | vt0 vt1 , | Digital_IO | Signalanschluss vt0 vt1 , (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: vt0 vt1 ,. Unterstützte Bus-Schnittstellen: General. |
| 3 | ctrl0 ctrl1 , | Digital_IO | Signalanschluss ctrl0 ctrl1 , (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: ctrl0 ctrl1 ,. Unterstützte Bus-Schnittstellen: General. |
| 4 | NC | No_Connect | No Connect (Leave Floating) |
| 5 | IO2 | Digital_IO | GPIO2 / RTC_GPIO2 / TOUCH2 / ADC1_CH1 |
| 6 | vt0 vt1 , | Digital_IO | Signalanschluss vt0 vt1 , (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: vt0 vt1 ,. Unterstützte Bus-Schnittstellen: General. |
| 7 | ctrl0 ctrl1 , | Digital_IO | Signalanschluss ctrl0 ctrl1 , (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: ctrl0 ctrl1 ,. Unterstützte Bus-Schnittstellen: General. |
| 8 | IO0 | Digital_IO | GPIO0 / RTC_GPIO0 (Chip Boot Mode Strapping Pin) |
| 9 | gnd | GND | Elektrischer 0V-Masserückführungsanschluss (gnd) für Kernlogik, I/O-Treiber und Analogblöcke. |
| 10 | NC | NC | Signalanschluss NC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General. |
| 11 | vdd | Power_In | Positiver Versorgungseingang (vdd) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 12 | IO7 | Digital_IO | GPIO7 / RTC_GPIO7 / TOUCH7 / ADC1_CH6 |
| 13 | IO15 | Digital_IO | GPIO15 / RTC_GPIO15 / U0RTS / ADC2_CH4 / XTAL_32K_P |
| 14 | IO16 | Digital_IO | GPIO16 / RTC_GPIO16 / U0CTS / ADC2_CH5 / XTAL_32K_N |
| 15 | IO17 | Digital_IO | GPIO17 / RTC_GPIO17 / U1TXD / ADC2_CH6 |
| 16 | vdd | Power_In | Positiver Versorgungseingang (vdd) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 17 | gnd | GND | Elektrischer 0V-Masserückführungsanschluss (gnd) für Kernlogik, I/O-Treiber und Analogblöcke. |
| 18 | vdd | Power_In | Positiver Versorgungseingang (vdd) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 19 | IO20 | Digital_IO | GPIO20 / RTC_GPIO20 / USB_D+ / U1CTS / ADC2_CH9 |
| 20 | IO9 | Digital_IO | GPIO9 / RTC_GPIO9 / TOUCH9 / ADC1_CH8 / FSPIHD |
| 21 | IO10 | Digital_IO | GPIO10 / RTC_GPIO10 / TOUCH10 / ADC1_CH9 / FSPICS0 |
| 22 | IO11 | Digital_IO | GPIO11 / RTC_GPIO11 / TOUCH11 / ADC2_CH0 / FSPID |
| 23 | vdd | Power_In | Positiver Versorgungseingang (vdd) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 24 | gnd | GND | Elektrischer 0V-Masserückführungsanschluss (gnd) für Kernlogik, I/O-Treiber und Analogblöcke. |
| 25 | vdd | Power_In | Positiver Versorgungseingang (vdd) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 26 | IO21 | Digital_IO | GPIO21 / RTC_GPIO21 |
| 27 | IO47 | Digital_IO | GPIO47 / SPICLK_P_DIFF / SUBSPICLK_P_DIFF |
| 28 | IO33 | Digital_IO | GPIO33 / FSPIHD / SUBSPIHD / SPIIO4 |
| 29 | IO29 | Digital_IO | General Purpose Digital I/O Pin IO29 |
| 30 | vdd | Power_In | Positiver Versorgungseingang (vdd) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 31 | sel | Digital_IO | Signalanschluss sel (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: sel. Unterstützte Bus-Schnittstellen: General. |
| 32 | gnd | GND | Elektrischer 0V-Masserückführungsanschluss (gnd) für Kernlogik, I/O-Treiber und Analogblöcke. |
| 33 | EPAD/GND | GND | Elektrischer 0V-Masserückführungsanschluss (EPAD/GND) für Kernlogik, I/O-Treiber und Analogblöcke. |