PIC18F1320-I/SO (SOIC-18-300mil) — Symbol, Footprint IPC-7351B & 3D STEP Model

PIC18F1320-I/SO

MICROCHIPSOIC-18-300mil · 18 ピン · Pitch 1.27mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · PIC18F1320-I/SO (SOIC-18-300mil)1RA0/AN02RA1/AN1/LVDI3RA4/T0CKI4MCLR#/VPP/RA5VSS6RA2/AN2/VREF7RA3/AN3/VREF8RB0/AN4/INT09RB1/AN5/TX/C18RB3/CCP1/P1A17RB2/P1B/INT216OSC1/CLKI/RA15OSC2/CLKO/RA14VDD13RB7/PGD/T1OS12IO711RB5/PGM/KBI110RB4/AN6/RX/DGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.817.812.77.62.5-2.5-7.6-12.7-17.8mm
2. 2Dフットプリント
123456789101112131415161718E=7.50mm · Pitch e=1.27mmD=11.55mm-8-6-4-20246897531-1-3-5-7-9mm
3. 3Dモデル
パッケージ外形: 7.50mm × 11.55mm · ピッチ: 1.27mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (18/18)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1RA0/AN0I/OマルチプレクスI/O・ペリフェラル端子 RA0/AN0 (General)
2RA1/AN1/LVDINI/OマルチプレクスI/O・ペリフェラル端子 RA1/AN1/LVDIN (General)
3RA4/T0CKII/OマルチプレクスI/O・ペリフェラル端子 RA4/T0CKI (General)
4MCLR#/VPP/RA5I/OマルチプレクスI/O・ペリフェラル端子 MCLR#/VPP/RA5 (General)
5VSSGNDグラウンド基準端子 (VSS)
6RA2/AN2/VREF-AnalogマルチプレクスI/O・ペリフェラル端子 RA2/AN2/VREF- (General)
7RA3/AN3/VREF+AnalogマルチプレクスI/O・ペリフェラル端子 RA3/AN3/VREF+ (General)
8RB0/AN4/INT0I/OマルチプレクスI/O・ペリフェラル端子 RB0/AN4/INT0 (General)
9RB1/AN5/TX/CK/INT1I/OマルチプレクスI/O・ペリフェラル端子 RB1/AN5/TX/CK/INT1 (General)
10RB4/AN6/RX/DT/KBI0I/OマルチプレクスI/O・ペリフェラル端子 RB4/AN6/RX/DT/KBI0 (General)
11RB5/PGM/KBI1I/OマルチプレクスI/O・ペリフェラル端子 RB5/PGM/KBI1 (General)
12IO7I/OGPIO7 / RTC_GPIO7 / TOUCH7 / ADC1_CH6
13RB7/PGD/T1OSI/P1D/KBI3I/OマルチプレクスI/O・ペリフェラル端子 RB7/PGD/T1OSI/P1D/KBI3 (General)
14VDDPower電源供給入力 (VDD — 2.0V to 5.5V)
15OSC2/CLKO/RA6I/OマルチプレクスI/O・ペリフェラル端子 OSC2/CLKO/RA6 (RTC/CLK)
16OSC1/CLKI/RA7I/OマルチプレクスI/O・ペリフェラル端子 OSC1/CLKI/RA7 (RTC/CLK)
17RB2/P1B/INT2I/OマルチプレクスI/O・ペリフェラル端子 RB2/P1B/INT2 (General)
18RB3/CCP1/P1AI/OマルチプレクスI/O・ペリフェラル端子 RB3/CCP1/P1A (General)
PIN 1 RA0/AN0
I/O
マルチプレクスI/O・ペリフェラル端子 RA0/AN0 (General)
設計上の注意点: Signal terminal RA0/AN0 (I/O, 2.0V to 5.5V domain). Multiplexed alternate functions: RA0/AN0. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

抽出図面ギャラリー (6 標準図面 + 14 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
1. 実装3D外観モデルREPRESENTATIVE
PIC18F1320-I/SO (SOIC-18-300mil) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
PIC18F1320-I/SO (SOIC-18-300mil) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (18ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
PIC18F1320-I/SO (SOIC-18-300mil) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
PIC18F1320-I/SO (SOIC-18-300mil) - 4. パッケージ外形寸法図 (D×E×A)
SOIC-18-300mil · 7.50×11.55mm · ピッチ 1.27mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
PIC18F1320-I/SO (SOIC-18-300mil) - 5. 推奨PCBフットプリント
IPC-7351B パッド (18 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
PIC18F1320-I/SO (SOIC-18-300mil) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (14 点 · 1/2 ページ)
PIC18F1320 シリーズの切り抜きなし原本図面 14 点中 1–12 点目を表示
P2 · p02_fig01P2
PIC18F1320-I/SO (SOIC-18-300mil) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P96 · p96_fig011632×511px
PIC18F1320-I/SO (SOIC-18-300mil) — FIGURE 11-1: TIMER0 BLOCK DIAGRAM IN 8-BIT MODE
FIGURE 11-1: TIMER0 BLOCK DIAGRAM IN 8-BIT MODE
P96 · p96_fig021700×643px
PIC18F1320-I/SO (SOIC-18-300mil) — FIGURE 11-2: TIMER0 BLOCK DIAGRAM IN 16-BIT MODE
FIGURE 11-2: TIMER0 BLOCK DIAGRAM IN 16-BIT MODE
P110 · p110_fig011772×511px
PIC18F1320-I/SO (SOIC-18-300mil) — • every falling edge • every rising edge • every 4th rising edge • every 16th rising edge
• every falling edge • every rising edge • every 4th rising edge • every 16th rising edge
P110 · p110_fig01P110
PIC18F1320-I/SO (SOIC-18-300mil) — Datasheet Page 110 (p110_fig01)
Datasheet Page 110 (p110_fig01)
P111 · p111_fig011771×630px
PIC18F1320-I/SO (SOIC-18-300mil) — FIGURE 15-1: CAPTURE MODE OPERATION BLOCK DIAGRAM
FIGURE 15-1: CAPTURE MODE OPERATION BLOCK DIAGRAM
P123 · p123_fig011524×521px
PIC18F1320-I/SO (SOIC-18-300mil) — FIGURE 15-12: PWM AUTO-SHUTDOWN (PRSEN = 1, AUTO-RESTART ENABLED)
FIGURE 15-12: PWM AUTO-SHUTDOWN (PRSEN = 1, AUTO-RESTART ENABLED)
P123 · p123_fig021777×738px
PIC18F1320-I/SO (SOIC-18-300mil) — FIGURE 15-13: PWM AUTO-SHUTDOWN (PRSEN = 0, AUTO-RESTART DISABLED)
FIGURE 15-13: PWM AUTO-SHUTDOWN (PRSEN = 0, AUTO-RESTART DISABLED)
P280 · p280_fig01P280
PIC18F1320-I/SO (SOIC-18-300mil) — Datasheet Page 280 (p280_fig01)
Datasheet Page 280 (p280_fig01)
P1 · p01_fig01PDF 内の全パッケージ
PIC18F1320-I/SO (SOIC-18-300mil) — 18/20/28-Pin High-Performance, Enhanced Flash MCUs with 10-bit A/D
18/20/28-Pin High-Performance, Enhanced Flash MCUs with 10-bit A/D
P2 · p02_fig01PDF 内の全パッケージ
PIC18F1320-I/SO (SOIC-18-300mil) — 28-Pin QFN
28-Pin QFN
P2 · p02_fig02PDF 内の全パッケージ
PIC18F1320-I/SO (SOIC-18-300mil) — 28-Pin QFN | 16 | 2 | RA0/AN0 | NC | RA4/T0CKI | MCLR/VPP/RA5 | NC | AVSS | NC | RA2/AN2/VREF- | RA3/AN3/VREF+ | RA1/AN1/LVDIN | OSC1/CLKI/RA7 | OSC2/CLKO/RA6 | VDD | NC | AVDD | RB7/PGD/T1OSI/P1D/KBI3 | RB6/PGC/T1OSO/T13CKI/P1C/KBI2 | NC |
28-Pin QFN | 16 | 2 | RA0/AN0 | NC | RA4/T0CKI | MCLR/VPP/RA5 | NC | AVSS | NC | RA2/AN2/VREF- | RA3/AN3/VREF+ | RA1/AN1/LVDIN | OSC1/CLKI/RA7 | OSC2/CLKO/RA6 | VDD | NC | AVDD | RB7/PGD/T1OSI/P1D/KBI3 | RB6/PGC/T1OSO/T13CKI/P1C/KBI2 | NC |
1 / 2 ページ (14 点の抽出図面)

電気仕様 & 部品詳細スペック (PIC18F1320-I/SO)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:PIC18F1320-I/SO (SOIC-18-300mil) は 18 ピンの標準電子部品・コネクタで、パッケージ外形は 11.55 × 7.50 × 2.70 mm(ピンピッチ e = 1.27 mm)です。動作電源電圧 2.0V to 5.5V、動作温度範囲 -10°C to +70°C、UART, ADC, PWM, RTC/CLK インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
2.0V to 5.5V
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-10°C to +70°C
工業用温度グレード;最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
1 MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
11.55 × 7.50 × 2.70 mm (A1=0.20 mm)
パッケージ系列: SOIC (SOIC-18-300mil)
ピン数・リードピッチN / e
18 Pins | Pitch e = 1.27 mm (50.0 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
UART, ADC, PWM, RTC/CLK
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル18 ピン自動バス分類
OK
IPC-7351B フットプリント18 パッド · ピッチ 1.27mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (SOIC-18-300mil)

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
11.55 × 7.50 mm
全高 (A) & ピッチ (e)IPC-7351B
A=2.70mm · e=1.27mm
パッド寸法 (W × L)Level B
0.60 × 1.90 mm
ピン数 / 総パッド数Topology
18P / 18Pad (DUAL_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
Per application circuit
SOIC-18-300mil
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — PIC18F1320-I/SO (SOIC-18-300mil)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

PIC18F1320-I/SO (SOIC-18-300mil) のピン配置 (Pinout) および電源電圧仕様は?

MICROCHIP 製 PIC18F1320-I/SO (SOIC-18-300mil パッケージ) は全 18 ピン構成で、ピンピッチは 1.27 mm、動作電源電圧範囲 VCC は 2.0V to 5.5V です。主なピン:1 (RA0/AN0: マルチプレクスI/O・ペリフェラル端子 RA0/AN0 (General)), 2 (RA1/AN1/LVDIN: マルチプレクスI/O・ペリフェラル端子 RA1/AN1/LVDIN (General)), 3 (RA4/T0CKI: マルチプレクスI/O・ペリフェラル端子 RA4/T0CKI (General)), 4 (MCLR#/VPP/RA5: マルチプレクスI/O・ペリフェラル端子 MCLR#/VPP/RA5 (General)), 5 (VSS: グラウンド基準端子 (VSS)), 6 (RA2/AN2/VREF-: マルチプレクスI/O・ペリフェラル端子 RA2/AN2/VREF- (General))。

PIC18F1320-I/SO の IPC-7351B 準拠 PCB フットプリント寸法は?

データシート外形図および IPC-7351B Level B (標準密度) に基づき、PIC18F1320-I/SO (SOIC-18-300mil) の本体外形は 7.50 × 11.55 mm、ピッチ e = 1.27 mm、合計 18 パッドで構成されています。

PIC18F1320-I/SO の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか?

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの PIC18F1320-I/SO (MICROCHIP, SOIC-18-300mil) CAD ライブラリパッケージ(KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB)を無料で直接ダウンロードできます。

静的リファレンス付録:ピン配置表 (18 ピン) & PIC18F1320 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1RA0/AN0Digital_IO信号端子 RA0/AN0(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: RA0/AN0。対応バス/インターフェース: General。
2RA1/AN1/LVDINDigital_IO信号端子 RA1/AN1/LVDIN(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: RA1/AN1/LVDIN。対応バス/インターフェース: General。
3RA4/T0CKIDigital_IO信号端子 RA4/T0CKI(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: RA4/T0CKI。対応バス/インターフェース: General。
4MCLR#/VPP/RA5Digital_IO信号端子 MCLR#/VPP/RA5(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: MCLR#/VPP/RA5。対応バス/インターフェース: General。
5VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
6RA2/AN2/VREF-Analog信号端子 RA2/AN2/VREF-(方向: Analog、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: RA2/AN2/VREF-。対応バス/インターフェース: General。
7RA3/AN3/VREF+Analog信号端子 RA3/AN3/VREF+(方向: Analog、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: RA3/AN3/VREF+。対応バス/インターフェース: General。
8RB0/AN4/INT0Digital_IO信号端子 RB0/AN4/INT0(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: RB0/AN4/INT0。対応バス/インターフェース: General。
9RB1/AN5/TX/CK/INT1Digital_IO信号端子 RB1/AN5/TX/CK/INT1(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: RB1/AN5/TX/CK/INT1。対応バス/インターフェース: General。
10RB4/AN6/RX/DT/KBI0Digital_IO信号端子 RB4/AN6/RX/DT/KBI0(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: RB4/AN6/RX/DT/KBI0。対応バス/インターフェース: General。
11RB5/PGM/KBI1Digital_IO信号端子 RB5/PGM/KBI1(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: RB5/PGM/KBI1。対応バス/インターフェース: General。
12IO7Digital_IOGPIO7 / RTC_GPIO7 / TOUCH7 / ADC1_CH6
13RB7/PGD/T1OSI/P1D/KBI3Digital_IO信号端子 RB7/PGD/T1OSI/P1D/KBI3(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: RB7/PGD/T1OSI/P1D/KBI3。対応バス/インターフェース: General。
14VDDPower_In2.0V to 5.5V 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
15OSC2/CLKO/RA6Digital_IO信号端子 OSC2/CLKO/RA6(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: OSC2/CLKO/RA6。対応バス/インターフェース: RTC/CLK。
16OSC1/CLKI/RA7Digital_IO信号端子 OSC1/CLKI/RA7(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: OSC1/CLKI/RA7。対応バス/インターフェース: RTC/CLK。
17RB2/P1B/INT2Digital_IO信号端子 RB2/P1B/INT2(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: RB2/P1B/INT2。対応バス/インターフェース: General。
18RB3/CCP1/P1ADigital_IO信号端子 RB3/CCP1/P1A(方向: I/O、電圧域: 2.0V to 5.5V)。多重化オルタネート機能: RB3/CCP1/P1A。対応バス/インターフェース: General。