ChipDocs.org
⌘K
2284 부품PDF 업로드
MCP1665T-E/MRA (VQFN-10-EP(2x2)) — Symbol, Footprint IPC-7351B & 3D STEP Model

MCP1665T-E/MRA

MICROCHIPID: C623055VQFN-10-EP(2x2) · 10 핀 · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 동기화 크로스 프로브 모드 (CROSS-PROBE)핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
1. 회로도 심볼
U1 · MCP1665T-E/MRA (VQFN-10-EP(2x2))1P GND2P GND3S GND4V FB5MODE10P GND9SW8SW7EN6V INGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.812.77.62.5-2.5-7.6-12.7mm
2. 2D 풋프린트
12345678910E=2.00mm · Pitch e=0.50mmD=2.00mm-3-2-1012343210-1-2-3mm
3. 3D CAD 모델
패키지 외형: 2.00mm × 2.00mm · 피치: 0.50mm · 눈금자 간격: 1.00mm동기화 <100ms

동기화된 핀아웃 (Symbol / 2D / 3D) (10/10)

핀을 클릭하거나 마우스를 올리면 심볼, 풋프린트, 3D 모델에서 동시에 강조 표시됩니다
핀기호유형기능 설명 (KO)
1P GNDGND접지 기준 핀 (P GND)
2P GNDGND접지 기준 핀 (P GND)
3S GNDGND접지 기준 핀 (S GND)
4V FBI/O다중화 I/O 및 주변장치 핀 V FB (General)
5MODEI/O다중화 I/O 및 주변장치 핀 MODE (General)
6V INI/O다중화 I/O 및 주변장치 핀 V IN (General)
7ENI시스템 활성화 및 하드웨어 리셋 (EN)
8SWI/O다중화 I/O 및 주변장치 핀 SW (General)
9SWI/O다중화 I/O 및 주변장치 핀 SW (General)
10P GNDGND접지 기준 핀 (P GND)
PIN 1 P GND
GND
접지 기준 핀 (P GND)
설계 권장 사항: PowerGroundPin
IPC-7351B 솔더 밀도 및 스팬 C/G/Z 설정

데이터시트 PDF 직접 보기 & 기술 도면 갤러리 (6 표준 도면 + 25 추출 도면)

원본 PDF 문서를 직접 보거나 도면을 클릭하여 전체 화면으로 확대하세요
새 창에서 PDF 열기 ↗PDF 데이터시트 읽기 (.pdf)
PDF VIEWER공식 제조사 데이터시트: MCP1665T-E/MRA (MICROCHIP · VQFN-10-EP(2x2))
아래 임베디드 PDF 뷰어 내에서 스크롤, 검색(Ctrl+F) 및 확대 가능
1. 실제 3D 패키지 모델REPRESENTATIVE
MCP1665T-E/MRA (VQFN-10-EP(2x2)) - 1. 실제 3D 패키지 모델
정밀 3D 솔리드 바디확대 ›
2. 표준 핀아웃 (상면도)CLEANROOM PINOUT
MCP1665T-E/MRA (VQFN-10-EP(2x2)) - 2. 표준 핀아웃 (상면도)
정규 패키지 핀 배치 (10 핀)확대 ›
3. 원본 데이터시트 핀아웃PDF PINOUT
MCP1665T-E/MRA (VQFN-10-EP(2x2)) - 3. 원본 데이터시트 핀아웃
자르지 않은 원본 핀 다이어그램확대 ›
4. 패키지 외형 치수 (D×E×A)PACKAGE DIMENSIONS
MCP1665T-E/MRA (VQFN-10-EP(2x2)) - 4. 패키지 외형 치수 (D×E×A)
VQFN-10-EP(2x2) · 2.00×2.00mm · 피치 0.50mm확대 ›
5. 권장 PCB 풋프린트LAND PATTERN
MCP1665T-E/MRA (VQFN-10-EP(2x2)) - 5. 권장 PCB 풋프린트
IPC-7351B 랜드 패턴 (10 Pads)확대 ›
6. 응용 회로도SCHEMATIC
MCP1665T-E/MRA (VQFN-10-EP(2x2)) - 6. 응용 회로도
Typical Application Schematic확대 ›
원본 PDF 데이터시트 핀아웃 및 기술 도면 라이브러리 (25개 도면 · 1/3 페이지)
MCP1665 제품군의 원본 도면 25개 중 1–12번째 표시 중
P1 · p01_fig01376×200px
MCP1665T-E/MRA (VQFN-10-EP(2x2)) — High-Voltage 3.6A Integrated Switch PFM/PWM Boost Regulator
High-Voltage 3.6A Integrated Switch PFM/PWM Boost Regulator
P1 · p01_fig021777×689px
MCP1665T-E/MRA (VQFN-10-EP(2x2)) —  2017 Microchip Technology Inc. DS20005872A-page 1 | Applications | Package Types | *Includes Exposed Thermal Pad (EP); see Table 3-1 | SGND | PGND | FB | SW | EN | 1 | 2 | 3 4 | 9 | 8 | 7 6 VIN | SW PGND | EP | 0 | PGND | MODE | 10 | 5 |
 2017 Microchip Technology Inc. DS20005872A-page 1 | Applications | Package Types | *Includes Exposed Thermal Pad (EP); see Table 3-1 | SGND | PGND | FB | SW | EN | 1 | 2 | 3 4 | 9 | 8 | 7 6 VIN | SW PGND | EP | 0 | PGND | MODE | 10 | 5 |
P2 · p02_fig011158×686px
MCP1665T-E/MRA (VQFN-10-EP(2x2)) — D
D
P2 · p02_fig021782×1758px
MCP1665T-E/MRA (VQFN-10-EP(2x2)) — DS20005872A-page 2  2017 Microchip Technology Inc. | Best Efficiency vs. IOUT | GND | VFB | VOUT 24V, >350 mA | COUT 4x10 µF | CIN 2x10 µF | L 10 µH | SW | 383 k | 20 k EN | + | - | Li-Ion | RTOP | RBOT | VIN 3.3V-4.2V | D | VIN | MCP166
DS20005872A-page 2  2017 Microchip Technology Inc. | Best Efficiency vs. IOUT | GND | VFB | VOUT 24V, >350 mA | COUT 4x10 µF | CIN 2x10 µF | L 10 µH | SW | 383 k | 20 k EN | + | - | Li-Ion | RTOP | RBOT | VIN 3.3V-4.2V | D | VIN | MCP166
P2 · p02_fig01P2
MCP1665T-E/MRA (VQFN-10-EP(2x2)) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P8 · p08_fig011777×607px
MCP1665T-E/MRA (VQFN-10-EP(2x2)) — FIGURE 2-20: 12.0V Start-Up (VIN = VENABLE). VOUT 100 mV/div AC Coupled 20 MHz BW
FIGURE 2-20: 12.0V Start-Up (VIN = VENABLE). VOUT 100 mV/div AC Coupled 20 MHz BW
P8 · p08_fig02787×363px
MCP1665T-E/MRA (VQFN-10-EP(2x2)) — FIGURE 2-17: 12.0V VOUT Light Load PFM Mode Waveforms. VOUT 50 mV/div AC Coupled 20 MHz BW VSW 5V/div
FIGURE 2-17: 12.0V VOUT Light Load PFM Mode Waveforms. VOUT 50 mV/div AC Coupled 20 MHz BW VSW 5V/div
P8 · p08_fig03783×388px
MCP1665T-E/MRA (VQFN-10-EP(2x2)) — FIGURE 2-17: 12.0V VOUT Light Load PFM Mode Waveforms. VOUT 50 mV/div AC Coupled 20 MHz BW VSW 5V/div
FIGURE 2-17: 12.0V VOUT Light Load PFM Mode Waveforms. VOUT 50 mV/div AC Coupled 20 MHz BW VSW 5V/div
P8 · p08_fig041777×610px
MCP1665T-E/MRA (VQFN-10-EP(2x2)) — FIGURE 2-17: 12.0V VOUT Light Load PFM Mode Waveforms. VOUT 50 mV/div AC Coupled 20 MHz BW VSW 5V/div
FIGURE 2-17: 12.0V VOUT Light Load PFM Mode Waveforms. VOUT 50 mV/div AC Coupled 20 MHz BW VSW 5V/div
P8 · p08_fig05837×367px
MCP1665T-E/MRA (VQFN-10-EP(2x2)) — FIGURE 2-20: 12.0V Start-Up (VIN = VENABLE). VOUT 100 mV/div AC Coupled 20 MHz BW
FIGURE 2-20: 12.0V Start-Up (VIN = VENABLE). VOUT 100 mV/div AC Coupled 20 MHz BW
P8 · p08_fig06785×388px
MCP1665T-E/MRA (VQFN-10-EP(2x2)) — FIGURE 2-18: High-Load PWM Mode Waveforms.
FIGURE 2-18: High-Load PWM Mode Waveforms.
P8 · p08_fig071777×608px
MCP1665T-E/MRA (VQFN-10-EP(2x2)) — FIGURE 2-18: High-Load PWM Mode Waveforms.
FIGURE 2-18: High-Load PWM Mode Waveforms.
1 / 3 페이지 (총 25개 추출 도면)

전기적 사양 & 상세 부품 사양 (MCP1665T-E/MRA)

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스 (KO)
표준 전자 부품 및 커넥터
상세 개요:MCP1665T-E/MRA (VQFN-10-EP(2x2)) 부품은 10핀 표준 전자 부품 및 커넥터로, 패키지 외형 치수는 2.00 × 2.00 × 0.90 mm (핀 피치 e = 0.50 mm)입니다. 동작 전압 2.9V to 5V, 동작 온도 65°C to +150°C 및 PWM 인터페이스를 지원합니다.
동작 전원 전압 범위V_CC / V_DD
2.9V to 5V
전원 핀 2mm 이내에 100nF + 10µF X7R 디커플링 커패시터 배치
동작 주위 온도 범위T_A
65°C to +150°C
산업용 등급; 최대 접합 온도 T_J(max) = +125°C
클럭 및 동작 주파수f_CLK / f_RF
500 kHz
PDF 데이터시트 사양표에서 추출됨
정격 전류 및 소비 전력I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
핀당 최대 허용 전류 제한 준수
패키지 외형 치수 (D × E × A)D × E × A
2.00 × 2.00 × 0.90 mm (A1=0.03 mm)
패키지 패밀리: QFN (VQFN-10-EP(2x2))
핀 수 및 리드 피치N / e
10 Pins | Pitch e = 0.50 mm (19.6 mil)
IPC-7351B 중심간 거리 (Span C) 정규화
내장 주변장치 인터페이스Buses
PWM
회로도 심볼·2D 풋프린트·3D 모델 4방향 동기화
리플로우 및 습기 민감도IPC / MSL
IPC-7351B Level B | J-STD-020 (최대 260°C) | MSL-3
방열 패드(EPAD) 60% 분할 스텐실 개구 적용
엔지니어링 안전 경고: SMT 실장 전 실크스크린 1번 핀 챔퍼 방향을 반드시 확인하십시오.
엔지니어링 안전 경고: 방열 패드는 Ø0.3mm 써멀 비아 그리드를 통해 내층 GND 플레인에 연결하십시오.

5개 산업 표준 검증

파일 내보내기 전 자동 기하학/전기적 검증
5/5 전체 통과
IEEE-315 심볼10 개 핀 자동 버스 그룹화
OK
IPC-7351B 풋프린트10 개 패드 · 피치 0.50mm
OK
IPC-7525 60% 솔더 페이스트 개구율리플로우 1:1 표준
OK
DFM 제조 규칙 (JLCPCB / PCBWay)최소 패드 간격: 0.25mm
OK
3D STEP AP214 & GLB좌표 원점 일치 (0,0,0)
OK

실물 하드웨어 검증 & 기술 리뷰

데이터시트에서 자동 추출된 기능 설명, 기계적 외형 치수, 공급 전압 범위 및 주변 장치 인터페이스
5.00 PCB Verified

기계적 치수 및 랜드 패턴 (VQFN-10-EP(2x2))

데이터시트에서 추출 및 IPC-7351B 표준화 완료
mm
패키지 본체 (D × E)Nominal
2.00 × 2.00 mm
높이 (A) & 피치 (e)IPC-7351B
A=0.90mm · e=0.50mm
패드 크기 (W × L)Level B
0.30 × 0.70 mm
핀 수 / 총 패드 수Topology
10P / 10Pad (QUAD_ROW)

권장 주변 부품 BOM 및 핀 호환 대체품 (Drop-in)

표준 응용 회로용 수동 부품 및 1:1 핀 호환 대체 부품 목록
DFM READY
부품 기호 / 대체 품번값 / 패키지역할 및 PCB 배치 규칙 (Layout Rule)
N/A
BOM
응용 회로 기준
VQFN-10-EP(2x2)
정격 부하 전류에 맞는 배선 폭을 확보하고 IPC-2221 전기적 절연 간격을 준수하세요.

기술 자주 묻는 질문 (FAQ) — MCP1665T-E/MRA (VQFN-10-EP(2x2))

핀아웃, IPC-7351B 랜드 패턴 치수 및 CAD 내보내기 포맷 빠른 안내
IPC-7351B / IEEE-315

MCP1665T-E/MRA (VQFN-10-EP(2x2))의 핀아웃(Pinout) 및 전원 전압 사양은 어떻게 되나요?

MICROCHIP에서 제조한 MCP1665T-E/MRA(VQFN-10-EP(2x2) 패키지)은 핀 피치 0.50 mm의 10핀 소자입니다(동작 전압 VCC 2.9V to 5V). 주요 핀 구성: 1 (P GND: 접지 기준 핀 (P GND)), 2 (P GND: 접지 기준 핀 (P GND)), 3 (S GND: 접지 기준 핀 (S GND)), 4 (V FB: 다중화 I/O 및 주변장치 핀 V FB (General)), 5 (MODE: 다중화 I/O 및 주변장치 핀 MODE (General)), 6 (V IN: 다중화 I/O 및 주변장치 핀 V IN (General)).

MCP1665T-E/MRA의 IPC-7351B 표준 PCB 풋프린트 규격 치수는 얼마인가요?

데이터시트 기계 도면 및 IPC-7351B Level B(표준 밀도)에 따라 MCP1665T-E/MRA(VQFN-10-EP(2x2)) 본체 크기는 2.00 × 2.00 mm, 피치 e = 0.50 mm이며 총 10개의 구리 패드로 구성됩니다.

MCP1665T-E/MRA용 KiCad(.kicad_mod, .kicad_sym), Fusion 360(.lbr) 및 3D STEP 모델은 어디서 다운로드할 수 있나요?

이 페이지에서 CERN-OHL-P-2.0 오픈 하드웨어 라이선스에 따라 검증된 MCP1665T-E/MRA(MICROCHIP, VQFN-10-EP(2x2))의 KiCad 8 풋프린트 및 기호, Autodesk Fusion 360 / Eagle(.lbr), 3D STEP AP214 & WebGL GLB 패키지를 무료로 즉시 다운로드할 수 있습니다.

정적 참조 부록: 핀아웃 테이블 (10 핀) 및 MCP1665 제품군 변형정적 표 펼치기
핀 번호 (Pin #)신호명 (Signal Name)전기적 유형 (Type)기능 설명 및 회로 설계 유의사항
1P GNDGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (P GND)입니다.
2P GNDGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (P GND)입니다.
3S GNDGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (S GND)입니다.
4V FBDigital_IO신호 단자 V FB (방향: I/O, 전압 도메인: 2.9V to 5V). 다중화 대체 기능 (Alternate Functions): V FB. 지원 버스 프로토콜: General.
5MODEDigital_IO신호 단자 MODE (방향: I/O, 전압 도메인: 2.9V to 5V). 다중화 대체 기능 (Alternate Functions): MODE. 지원 버스 프로토콜: General.
6V INDigital_IO신호 단자 V IN (방향: I/O, 전압 도메인: 2.9V to 5V). 다중화 대체 기능 (Alternate Functions): V IN. 지원 버스 프로토콜: General.
7ENDigital_IO칩 활성화 및 리셋 제어 입력 (EN): High에서 칩 동작 활성화, Low에서 전원 차단 및 리셋 상태를 유지합니다.
8SWDigital_IO신호 단자 SW (방향: I/O, 전압 도메인: 2.9V to 5V). 다중화 대체 기능 (Alternate Functions): SW. 지원 버스 프로토콜: General.
9SWDigital_IO신호 단자 SW (방향: I/O, 전압 도메인: 2.9V to 5V). 다중화 대체 기능 (Alternate Functions): SW. 지원 버스 프로토콜: General.
10P GNDGND내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (P GND)입니다.
탐색부품패키지제조사업로드