ChipDocs.org
⌘K
2284 部品PDFアップロード
MCP1665T-E/MRA (VQFN-10-EP(2x2)) — Symbol, Footprint IPC-7351B & 3D STEP Model

MCP1665T-E/MRA

MICROCHIPID: C623055VQFN-10-EP(2x2) · 10 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · MCP1665T-E/MRA (VQFN-10-EP(2x2))1P GND2P GND3S GND4V FB5MODE10P GND9SW8SW7EN6V INGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.812.77.62.5-2.5-7.6-12.7mm
2. 2Dフットプリント
12345678910E=2.00mm · Pitch e=0.50mmD=2.00mm-3-2-1012343210-1-2-3mm
3. 3Dモデル
パッケージ外形: 2.00mm × 2.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (10/10)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1P GNDGNDグラウンド基準端子 (P GND)
2P GNDGNDグラウンド基準端子 (P GND)
3S GNDGNDグラウンド基準端子 (S GND)
4V FBI/OマルチプレクスI/O・ペリフェラル端子 V FB (General)
5MODEI/OマルチプレクスI/O・ペリフェラル端子 MODE (General)
6V INI/OマルチプレクスI/O・ペリフェラル端子 V IN (General)
7ENIシステムイネーブル・ハードウェアリセット (EN)
8SWI/OマルチプレクスI/O・ペリフェラル端子 SW (General)
9SWI/OマルチプレクスI/O・ペリフェラル端子 SW (General)
10P GNDGNDグラウンド基準端子 (P GND)
PIN 1 P GND
GND
グラウンド基準端子 (P GND)
設計上の注意点: PowerGroundPin
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 25 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: MCP1665T-E/MRA (MICROCHIP · VQFN-10-EP(2x2))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
MCP1665T-E/MRA (VQFN-10-EP(2x2)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
MCP1665T-E/MRA (VQFN-10-EP(2x2)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (10ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
MCP1665T-E/MRA (VQFN-10-EP(2x2)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
MCP1665T-E/MRA (VQFN-10-EP(2x2)) - 4. パッケージ外形寸法図 (D×E×A)
VQFN-10-EP(2x2) · 2.00×2.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
MCP1665T-E/MRA (VQFN-10-EP(2x2)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (10 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
MCP1665T-E/MRA (VQFN-10-EP(2x2)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (25 点 · 1/3 ページ)
MCP1665 シリーズの切り抜きなし原本図面 25 点中 1–12 点目を表示
P1 · p01_fig01376×200px
MCP1665T-E/MRA (VQFN-10-EP(2x2)) — High-Voltage 3.6A Integrated Switch PFM/PWM Boost Regulator
High-Voltage 3.6A Integrated Switch PFM/PWM Boost Regulator
P1 · p01_fig021777×689px
MCP1665T-E/MRA (VQFN-10-EP(2x2)) —  2017 Microchip Technology Inc. DS20005872A-page 1 | Applications | Package Types | *Includes Exposed Thermal Pad (EP); see Table 3-1 | SGND | PGND | FB | SW | EN | 1 | 2 | 3 4 | 9 | 8 | 7 6 VIN | SW PGND | EP | 0 | PGND | MODE | 10 | 5 |
 2017 Microchip Technology Inc. DS20005872A-page 1 | Applications | Package Types | *Includes Exposed Thermal Pad (EP); see Table 3-1 | SGND | PGND | FB | SW | EN | 1 | 2 | 3 4 | 9 | 8 | 7 6 VIN | SW PGND | EP | 0 | PGND | MODE | 10 | 5 |
P2 · p02_fig011158×686px
MCP1665T-E/MRA (VQFN-10-EP(2x2)) — D
D
P2 · p02_fig021782×1758px
MCP1665T-E/MRA (VQFN-10-EP(2x2)) — DS20005872A-page 2  2017 Microchip Technology Inc. | Best Efficiency vs. IOUT | GND | VFB | VOUT 24V, >350 mA | COUT 4x10 µF | CIN 2x10 µF | L 10 µH | SW | 383 k | 20 k EN | + | - | Li-Ion | RTOP | RBOT | VIN 3.3V-4.2V | D | VIN | MCP166
DS20005872A-page 2  2017 Microchip Technology Inc. | Best Efficiency vs. IOUT | GND | VFB | VOUT 24V, >350 mA | COUT 4x10 µF | CIN 2x10 µF | L 10 µH | SW | 383 k | 20 k EN | + | - | Li-Ion | RTOP | RBOT | VIN 3.3V-4.2V | D | VIN | MCP166
P2 · p02_fig01P2
MCP1665T-E/MRA (VQFN-10-EP(2x2)) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P8 · p08_fig011777×607px
MCP1665T-E/MRA (VQFN-10-EP(2x2)) — FIGURE 2-20: 12.0V Start-Up (VIN = VENABLE). VOUT 100 mV/div AC Coupled 20 MHz BW
FIGURE 2-20: 12.0V Start-Up (VIN = VENABLE). VOUT 100 mV/div AC Coupled 20 MHz BW
P8 · p08_fig02787×363px
MCP1665T-E/MRA (VQFN-10-EP(2x2)) — FIGURE 2-17: 12.0V VOUT Light Load PFM Mode Waveforms. VOUT 50 mV/div AC Coupled 20 MHz BW VSW 5V/div
FIGURE 2-17: 12.0V VOUT Light Load PFM Mode Waveforms. VOUT 50 mV/div AC Coupled 20 MHz BW VSW 5V/div
P8 · p08_fig03783×388px
MCP1665T-E/MRA (VQFN-10-EP(2x2)) — FIGURE 2-17: 12.0V VOUT Light Load PFM Mode Waveforms. VOUT 50 mV/div AC Coupled 20 MHz BW VSW 5V/div
FIGURE 2-17: 12.0V VOUT Light Load PFM Mode Waveforms. VOUT 50 mV/div AC Coupled 20 MHz BW VSW 5V/div
P8 · p08_fig041777×610px
MCP1665T-E/MRA (VQFN-10-EP(2x2)) — FIGURE 2-17: 12.0V VOUT Light Load PFM Mode Waveforms. VOUT 50 mV/div AC Coupled 20 MHz BW VSW 5V/div
FIGURE 2-17: 12.0V VOUT Light Load PFM Mode Waveforms. VOUT 50 mV/div AC Coupled 20 MHz BW VSW 5V/div
P8 · p08_fig05837×367px
MCP1665T-E/MRA (VQFN-10-EP(2x2)) — FIGURE 2-20: 12.0V Start-Up (VIN = VENABLE). VOUT 100 mV/div AC Coupled 20 MHz BW
FIGURE 2-20: 12.0V Start-Up (VIN = VENABLE). VOUT 100 mV/div AC Coupled 20 MHz BW
P8 · p08_fig06785×388px
MCP1665T-E/MRA (VQFN-10-EP(2x2)) — FIGURE 2-18: High-Load PWM Mode Waveforms.
FIGURE 2-18: High-Load PWM Mode Waveforms.
P8 · p08_fig071777×608px
MCP1665T-E/MRA (VQFN-10-EP(2x2)) — FIGURE 2-18: High-Load PWM Mode Waveforms.
FIGURE 2-18: High-Load PWM Mode Waveforms.
1 / 3 ページ (25 点の抽出図面)

電気仕様 & 部品詳細スペック (MCP1665T-E/MRA)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:MCP1665T-E/MRA (VQFN-10-EP(2x2)) は 10 ピンの標準電子部品・コネクタで、パッケージ外形は 2.00 × 2.00 × 0.90 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 2.9V to 5V、動作温度範囲 65°C to +150°C、PWM インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
2.9V to 5V
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
65°C to +150°C
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
500 kHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
2.00 × 2.00 × 0.90 mm (A1=0.03 mm)
パッケージ系列: QFN (VQFN-10-EP(2x2))
ピン数・リードピッチN / e
10 Pins | Pitch e = 0.50 mm (19.6 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
PWM
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル10 ピン自動バス分類
OK
IPC-7351B フットプリント10 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (VQFN-10-EP(2x2))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
2.00 × 2.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.90mm · e=0.50mm
パッド寸法 (W × L)Level B
0.30 × 0.70 mm
ピン数 / 総パッド数Topology
10P / 10Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
VQFN-10-EP(2x2)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — MCP1665T-E/MRA (VQFN-10-EP(2x2))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

MCP1665T-E/MRA (VQFN-10-EP(2x2)) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 MCP1665T-E/MRA (VQFN-10-EP(2x2) パッケージ) は全 10 ピン構成で、ピンピッチは 0.50 mm、動作電源電圧範囲 VCC は 2.9V to 5V です。主なピン：1 (P GND: グラウンド基準端子 (P GND)), 2 (P GND: グラウンド基準端子 (P GND)), 3 (S GND: グラウンド基準端子 (S GND)), 4 (V FB: マルチプレクスI/O・ペリフェラル端子 V FB (General)), 5 (MODE: マルチプレクスI/O・ペリフェラル端子 MODE (General)), 6 (V IN: マルチプレクスI/O・ペリフェラル端子 V IN (General))。

MCP1665T-E/MRA の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、MCP1665T-E/MRA (VQFN-10-EP(2x2)) の本体外形は 2.00 × 2.00 mm、ピッチ e = 0.50 mm、合計 10 パッドで構成されています。

MCP1665T-E/MRA の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの MCP1665T-E/MRA (MICROCHIP, VQFN-10-EP(2x2)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (10 ピン) & MCP1665 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1P GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (P GND) です。
2P GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (P GND) です。
3S GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (S GND) です。
4V FBDigital_IO信号端子 V FB（方向: I/O、電圧域: 2.9V to 5V）。多重化オルタネート機能: V FB。対応バス/インターフェース: General。
5MODEDigital_IO信号端子 MODE（方向: I/O、電圧域: 2.9V to 5V）。多重化オルタネート機能: MODE。対応バス/インターフェース: General。
6V INDigital_IO信号端子 V IN（方向: I/O、電圧域: 2.9V to 5V）。多重化オルタネート機能: V IN。対応バス/インターフェース: General。
7ENDigital_IOチップ有効化およびリセット制御入力 (EN)：Highでチップ起動、Lowでリセット（停止）状態になります。
8SWDigital_IO信号端子 SW（方向: I/O、電圧域: 2.9V to 5V）。多重化オルタネート機能: SW。対応バス/インターフェース: General。
9SWDigital_IO信号端子 SW（方向: I/O、電圧域: 2.9V to 5V）。多重化オルタネート機能: SW。対応バス/インターフェース: General。
10P GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (P GND) です。
探索部品パッケージメーカーアップロード