ChipDocs.org
⌘K
2284 器件上传PDF
CH275J (QFN-14F(3x3)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH275J

WCHID: C55013890QFN-14F(3x3) · 14 引脚 · Pitch 0.50mmDISCREPANCY REVIEW REQUIRED5.0 (0)
4D 同步交叉探测模式 (CROSS-PROBE)点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
1. 原理图符号
U1 · CH275J (QFN-14F(3x3))1VDD52AI3AO4PWM15PWM26BS27SW214VDD3313GND12SW111VHV10VHV9CSO8BS1Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.215.210.25.10-5.1-10.2-15.2mm
2. 2D封装焊盘
1356711109812144321E=3.00mm · Pitch e=0.50mmD=3.00mm-4-3-2-1012343210-1-2-3mm
3. 3D实体模型
封装外形: 3.00mm × 3.00mm · 间距 Pitch: 0.50mm · 标尺网格步距: 1.00mm实时同步 <100ms

引脚定义三维联动 (Symbol / 2D / 3D) (14/14)

点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
引脚符号类型功能说明 (ZH)
1VDD5Power正电源供电引脚 (VDD5 — 3.3V / 5.0V Standard Logic)
2AII/O多功能复用 I/O 与外设引脚 AI (General)
3AOI/O多功能复用 I/O 与外设引脚 AO (General)
4PWM1I/O多功能复用 I/O 与外设引脚 PWM1 (PWM)
5PWM2I/O多功能复用 I/O 与外设引脚 PWM2 (PWM)
6BS2I/O多功能复用 I/O 与外设引脚 BS2 (General)
7SW2I/O多功能复用 I/O 与外设引脚 SW2 (PWM)
8BS1I/O多功能复用 I/O 与外设引脚 BS1 (General)
9CSOI/O多功能复用 I/O 与外设引脚 CSO (General)
10VHVI/O多功能复用 I/O 与外设引脚 VHV (General)
11VHVI/O多功能复用 I/O 与外设引脚 VHV (General)
12SW1I/O多功能复用 I/O 与外设引脚 SW1 (PWM)
13GNDGND电源参考地引脚 (GND)
14VDD33Power正电源供电引脚 (VDD33 — 3.3V / 5.0V Standard Logic)
PIN 1 VDD5
Power
正电源供电引脚 (VDD5 — 3.3V / 5.0V Standard Logic)
PCB布线建议: 内部5V电压稳压器LDO输出 ， 紧贴引脚外接至少1uF 电容 ，建议2 .2uF 以上
IPC-7351B 焊接密度与跨距 C/G/Z 调整

规格书PDF在线浏览与工程图画廊 (6 标准工程图 + 8 提取细节图)

直接在页面内查阅原厂PDF文档，或点击图纸全屏放大查看细节
在新窗口打开PDF ↗阅读规格书PDF (.pdf)
PDF VIEWER原厂官方芯片数据手册: CH275J (WCH · QFN-14F(3x3))
可在下方嵌入阅读器中直接滚动翻页、Ctrl+F 搜索关键词或全屏放大
1. 3D真实封装照片级模型REPRESENTATIVE
CH275J (QFN-14F(3x3)) - 1. 3D真实封装照片级模型
高精度实体渲染放大 ›
2. 标准引脚分布图 (Top View)CLEANROOM PINOUT
CH275J (QFN-14F(3x3)) - 2. 标准引脚分布图 (Top View)
准确封装引脚分布 (14 引脚)放大 ›
3. 原厂规格书引脚图PDF PINOUT
CH275J (QFN-14F(3x3)) - 3. 原厂规格书引脚图
无损原始引脚图放大 ›
4. 封装机械外形图 (D×E×A)PACKAGE DIMENSIONS
CH275J (QFN-14F(3x3)) - 4. 封装机械外形图 (D×E×A)
QFN-14F(3x3) · 3.00×3.00mm · 节距 0.50mm放大 ›
5. 推荐PCB焊盘图LAND PATTERN
CH275J (QFN-14F(3x3)) - 5. 推荐PCB焊盘图
IPC-7351B 焊盘 (14 Pads)放大 ›
6. 典型应用原理图SCHEMATIC
CH275J (QFN-14F(3x3)) - 6. 典型应用原理图
Typical Application Schematic放大 ›
Datasheet 原始引脚图与技术图纸库 (8 张图纸 · 第 1/1 页)
显示第 1–8 张，共 8 张完整原图 (来自 CH275 系列)
P8 · p08_fig02精确匹配封装
CH275J (QFN-14F(3x3)) — 8.1. QFN14F_3x3x0.55-0.5
8.1. QFN14F_3x3x0.55-0.5
P1 · p01_fig011697×1640px
CH275J (QFN-14F(3x3)) — 下面为CH275 的内部框图，仅供参考。
下面为CH275 的内部框图，仅供参考。
P2 · p02_fig011790×1209px
CH275J (QFN-14F(3x3)) — PWM2 5 GND 13 VDD33 14 | VHV 11 VHV 10 CSO 9 | SW1 12 | BS1 8 AI 2 VDD5 1 | SW2 7 | PWM1 4 | BS2 6 | AO 3 | CH275J | PWM2 5 GND 13 VDD33 14 | VHV 11 VHV 10 PWME 9 | SW1 12 | BS1 8 AI 2 VDD5 1 | SW2 7 | PWM1 4 | BS2 6 | AO 3 | CH275P | 3、引脚排
PWM2 5 GND 13 VDD33 14 | VHV 11 VHV 10 CSO 9 | SW1 12 | BS1 8 AI 2 VDD5 1 | SW2 7 | PWM1 4 | BS2 6 | AO 3 | CH275J | PWM2 5 GND 13 VDD33 14 | VHV 11 VHV 10 PWME 9 | SW1 12 | BS1 8 AI 2 VDD5 1 | SW2 7 | PWM1 4 | BS2 6 | AO 3 | CH275P | 3、引脚排
P2 · p02_fig01P2
CH275J (QFN-14F(3x3)) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P5 · p05_fig011728×1923px
CH275J (QFN-14F(3x3)) — 版本：1.3 ５
版本：1.3 ５
P7 · p07_fig012018×1589px
CH275J (QFN-14F(3x3)) — 版本：1.3 ７
版本：1.3 ７
P8 · p08_fig011866×800px
CH275J (QFN-14F(3x3)) — 8、封装信息
8、封装信息
P8 · p08_fig01P8
CH275J (QFN-14F(3x3)) — Datasheet Page 8 (p08_fig01)
Datasheet Page 8 (p08_fig01)

电气参数与元器件规格详情 (CH275J)

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口 (ZH)
标准电子与连接器元件
详细概述:CH275J (QFN-14F(3x3)) 是一款 14 引脚的标准电子与连接器元件，机械封装尺寸为 3.00 × 3.00 × 0.90 mm（引脚间距 e = 0.50 mm）。工作电压范围 1.8V ~ 5.5V (Theo Datasheet)，工作温度 -40°C ~ +85°C (Industrial Grade)，内置 PWM 通信接口。
工作电源电压范围V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
请在电源引脚 2mm 内布置 100nF + 10µF X7R 去耦电容
工作环境温度范围T_A
-40°C ~ +85°C (Industrial Grade)
工业级温度规范；最高结温 T_J(max) = +125°C
时钟与射频工作频率f_CLK / f_RF
DC / Broadband Passive
源自数据手册电气参数表
额定电流与功耗参数I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
请严格遵守单引脚最大电流限制
机械封装外廓尺寸D × E × A
3.00 × 3.00 × 0.90 mm (A1=0.03 mm)
封装类型：QFN (QFN-14F(3x3))
引脚总数与中心间距N / e
14 Pins | Pitch e = 0.50 mm (19.7 mil)
基于 IPC-7351B 中心距 C 数学归一化
内置外设与总线接口Buses
PWM
与原理图符号、2D 焊盘及 3D 模型四向同步
回流焊与潮敏等级规范IPC / MSL
IPC-7351B Level B | J-STD-020 (峰值 260°C) | MSL-3
底部散热焊盘采用 60% 网格钢网开窗防气泡
工程安全警示: 启动配置引脚警告 (BS2, BS1)：上电复位期间请勿外接冲突的强上拉或下拉电阻。
工程安全警示: 底部散热焊盘需通过 Ø0.3mm 散热过孔阵列连接至内层完整 GND 铜皮。

5项工业标准验证

导出文件前自动执行几何与电气校验
5/5 全部通过
IEEE-315 原理图符号14 个引脚自动按总线分组
OK
IPC-7351B 封装焊盘14 个焊盘 · 节距 0.50mm
OK
IPC-7525 60% 钢网开窗回流焊 1:1 标准
OK
DFM 可制造性规则 (JLCPCB / PCBWay)焊盘最小间距: 0.25mm
OK
3D STEP AP214 & GLB原点完全对齐 (0,0,0)
OK

实物验证与工程师技术评价

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口
5.00 PCB Verified

机械外形尺寸与焊盘 (Land Pattern) (QFN-14F(3x3))

由芯片数据手册提取并按 IPC-7351B 规范化
mm
封装本体尺寸 (D × E)Nominal
3.00 × 3.00 mm
封装高度 (A) 与引脚间距 (e)IPC-7351B
A=0.90mm · e=0.50mm
焊盘尺寸 (W × L)Level B
0.30 × 0.50 mm
引脚数 / 总焊盘数Topology
14P / 14Pad (QUAD_ROW)

推荐外围 BOM 器件与原位替代料号 (Drop-in)

标准应用电路伴随无源器件及引脚 1:1 兼容替代型号
DFM READY
位号 / 替代型号参数值 / 封装电路作用与 PCB 布局规则 (Layout Rule)
N/A
BOM
按应用电路选取
QFN-14F(3x3)
按额定负载电流计算走线宽度，并遵循 IPC-2221 电气间隙规范。

工程技术常见问题 (FAQ) — CH275J (QFN-14F(3x3))

关于引脚定义、IPC-7351B 焊盘尺寸及 CAD 格式导出的快速解答
IPC-7351B / IEEE-315

CH275J (QFN-14F(3x3)) 的引脚排列 (Pinout) 与供电电压参数是什么？

WCH 生产的 CH275J 采用 QFN-14F(3x3) 封装，共 14 脚，引脚间距 0.50 mm。主要引脚包括：1 (VDD5: 正电源供电引脚 (VDD5 — 3.3V / 5.0V Standard Logic)), 2 (AI: 多功能复用 I/O 与外设引脚 AI (General)), 3 (AO: 多功能复用 I/O 与外设引脚 AO (General)), 4 (PWM1: 多功能复用 I/O 与外设引脚 PWM1 (PWM)), 5 (PWM2: 多功能复用 I/O 与外设引脚 PWM2 (PWM)), 6 (BS2: 多功能复用 I/O 与外设引脚 BS2 (General))。

CH275J 的 IPC-7351B 标准 PCB 封装焊盘尺寸是多少？

依据数据手册机械尺寸及 IPC-7351B Level B (中等密度) 规范，CH275J (QFN-14F(3x3)) 本体轮廓为 3.00 × 3.00 mm，引脚间距 e = 0.50 mm，共计 14 个铜箔焊盘。

哪里可以下载 CH275J 的 KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr) 与 3D STEP 模型？

您可以在本页面免费下载基于 CERN-OHL-P-2.0 开源硬件协议且通过几何校验的 CH275J (WCH, QFN-14F(3x3)) 完整 CAD 库，包含 KiCad 8 封装、原理图符号、Fusion 360 / Eagle (.lbr) 以及 3D STEP AP214 / WebGL GLB 模型。

静态索引附录：引脚分配表 (14 脚) 与 CH275 系列同族变体展开静态数据表
引脚编号 (Pin #)信号名称 (Signal Name)电气类型 (Type)功能说明与 PCB 设计建议
1VDD5Power_In主供电输入引脚 (VDD5)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
2AIDigital_IO信号引脚 AI（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：AI。支持总线接口：General。
3AODigital_IO信号引脚 AO（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：AO。支持总线接口：General。
4PWM1Digital_IO信号引脚 PWM1（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PWM1。支持总线接口：PWM。
5PWM2Digital_IO信号引脚 PWM2（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PWM2。支持总线接口：PWM。
6BS2Digital_IO信号引脚 BS2（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：BS2。支持总线接口：General。
7SW2Digital_IO信号引脚 SW2（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：SW2。支持总线接口：PWM。
8BS1Digital_IO信号引脚 BS1（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：BS1。支持总线接口：General。
9CSODigital_IO信号引脚 CSO（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：CSO。支持总线接口：General。
10VHVDigital_IO信号引脚 VHV（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：VHV。支持总线接口：General。
11VHVDigital_IO信号引脚 VHV（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：VHV。支持总线接口：General。
12SW1Digital_IO信号引脚 SW1（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：SW1。支持总线接口：PWM。
13GNDGND0V 接地回路引脚 (GND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
14VDD33Power_In主供电输入引脚 (VDD33)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。
探索器件库封装厂商上传