ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
CH275J (QFN-14F(3x3)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH275J

WCHID: C55013890QFN-14F(3x3) · 14 Pins · Pitch 0.50mmDISCREPANCY REVIEW REQUIRED5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · CH275J (QFN-14F(3x3))1VDD52AI3AO4PWM15PWM26BS27SW214VDD3313GND12SW111VHV10VHV9CSO8BS1Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.215.210.25.10-5.1-10.2-15.2mm
2. 2D-FOOTPRINT
1356711109812144321E=3.00mm · Pitch e=0.50mmD=3.00mm-4-3-2-1012343210-1-2-3mm
3. 3D-MODELL
Gehäusekörper: 3.00mm × 3.00mm · Raster: 0.50mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (14/14)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1VDD5PowerVersorgungsspannungseingang (VDD5 — 3.3V / 5.0V Standard Logic)
2AII/OMultiplex-I/O- & Peripherie-Pin AI (General)
3AOI/OMultiplex-I/O- & Peripherie-Pin AO (General)
4PWM1I/OMultiplex-I/O- & Peripherie-Pin PWM1 (PWM)
5PWM2I/OMultiplex-I/O- & Peripherie-Pin PWM2 (PWM)
6BS2I/OMultiplex-I/O- & Peripherie-Pin BS2 (General)
7SW2I/OMultiplex-I/O- & Peripherie-Pin SW2 (PWM)
8BS1I/OMultiplex-I/O- & Peripherie-Pin BS1 (General)
9CSOI/OMultiplex-I/O- & Peripherie-Pin CSO (General)
10VHVI/OMultiplex-I/O- & Peripherie-Pin VHV (General)
11VHVI/OMultiplex-I/O- & Peripherie-Pin VHV (General)
12SW1I/OMultiplex-I/O- & Peripherie-Pin SW1 (PWM)
13GNDGNDMasseanschluss (GND)
14VDD33PowerVersorgungsspannungseingang (VDD33 — 3.3V / 5.0V Standard Logic)
PIN 1 VDD5
Power
Versorgungsspannungseingang (VDD5 — 3.3V / 5.0V Standard Logic)
Designhinweis: 内部5V电压稳压器LDO输出 ， 紧贴引脚外接至少1uF 电容 ，建议2 .2uF 以上
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 8 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: CH275J (WCH · QFN-14F(3x3))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
CH275J (QFN-14F(3x3)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
CH275J (QFN-14F(3x3)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (14 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
CH275J (QFN-14F(3x3)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
CH275J (QFN-14F(3x3)) - 4. Gehäuseabmessungen (D×E×A)
QFN-14F(3x3) · 3.00×3.00mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
CH275J (QFN-14F(3x3)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (14 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
CH275J (QFN-14F(3x3)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (8 Abb. · Seite 1/1)
Zeige 1–8 von 8 unbeschnittenen Originalzeichnungen für CH275
P8 · p08_fig02EXAKTES GEHÄUSE
CH275J (QFN-14F(3x3)) — 8.1. QFN14F_3x3x0.55-0.5
8.1. QFN14F_3x3x0.55-0.5
P1 · p01_fig011697×1640px
CH275J (QFN-14F(3x3)) — 下面为CH275 的内部框图，仅供参考。
下面为CH275 的内部框图，仅供参考。
P2 · p02_fig011790×1209px
CH275J (QFN-14F(3x3)) — PWM2 5 GND 13 VDD33 14 | VHV 11 VHV 10 CSO 9 | SW1 12 | BS1 8 AI 2 VDD5 1 | SW2 7 | PWM1 4 | BS2 6 | AO 3 | CH275J | PWM2 5 GND 13 VDD33 14 | VHV 11 VHV 10 PWME 9 | SW1 12 | BS1 8 AI 2 VDD5 1 | SW2 7 | PWM1 4 | BS2 6 | AO 3 | CH275P | 3、引脚排
PWM2 5 GND 13 VDD33 14 | VHV 11 VHV 10 CSO 9 | SW1 12 | BS1 8 AI 2 VDD5 1 | SW2 7 | PWM1 4 | BS2 6 | AO 3 | CH275J | PWM2 5 GND 13 VDD33 14 | VHV 11 VHV 10 PWME 9 | SW1 12 | BS1 8 AI 2 VDD5 1 | SW2 7 | PWM1 4 | BS2 6 | AO 3 | CH275P | 3、引脚排
P2 · p02_fig01P2
CH275J (QFN-14F(3x3)) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P5 · p05_fig011728×1923px
CH275J (QFN-14F(3x3)) — 版本：1.3 ５
版本：1.3 ５
P7 · p07_fig012018×1589px
CH275J (QFN-14F(3x3)) — 版本：1.3 ７
版本：1.3 ７
P8 · p08_fig011866×800px
CH275J (QFN-14F(3x3)) — 8、封装信息
8、封装信息
P8 · p08_fig01P8
CH275J (QFN-14F(3x3)) — Datasheet Page 8 (p08_fig01)
Datasheet Page 8 (p08_fig01)

Elektrische Spezifikationen & Bauteildetails (CH275J)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:CH275J (QFN-14F(3x3)) ist ein 14-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 3.00 × 3.00 × 0.90 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und PWM Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
DC / Broadband Passive
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
3.00 × 3.00 × 0.90 mm (A1=0.03 mm)
Gehäusefamilie: QFN (QFN-14F(3x3))
Pinanzahl & RastermaßN / e
14 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
PWM
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Boot-Strapping-Pin-Warnung (BS2, BS1): Keine störenden externen Pull-Ups/Pull-Downs während des Power-On-Resets beschalten.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol14 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint14 Pads · Raster 0.50mm
OK
IPC-7525 60% LotpastenfensterReflow 1:1 Standard
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (QFN-14F(3x3))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
3.00 × 3.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.90mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.30 × 0.50 mm
Pins / Gesamt-PadsTopology
14P / 14Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
QFN-14F(3x3)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — CH275J (QFN-14F(3x3))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH275J (QFN-14F(3x3))?

Das Bauteil CH275J von WCH im QFN-14F(3x3)-Gehäuse besitzt 14 Pins mit einem Rastermaß (Pitch) von 0.50 mm. Wichtige Pins: 1 (VDD5: Versorgungsspannungseingang (VDD5 — 3.3V / 5.0V Standard Logic)), 2 (AI: Multiplex-I/O- & Peripherie-Pin AI (General)), 3 (AO: Multiplex-I/O- & Peripherie-Pin AO (General)), 4 (PWM1: Multiplex-I/O- & Peripherie-Pin PWM1 (PWM)), 5 (PWM2: Multiplex-I/O- & Peripherie-Pin PWM2 (PWM)), 6 (BS2: Multiplex-I/O- & Peripherie-Pin BS2 (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der CH275J?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH275J (QFN-14F(3x3)) 3.00 × 3.00 mm bei einem Pitch e = 0.50 mm und 14 Kupfer-Pads.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH275J heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH275J (WCH, QFN-14F(3x3)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (14 Pins) & CH275 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1VDD5Power_InPositiver Versorgungseingang (VDD5) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
2AIDigital_IOSignalanschluss AI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: AI. Unterstützte Bus-Schnittstellen: General.
3AODigital_IOSignalanschluss AO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: AO. Unterstützte Bus-Schnittstellen: General.
4PWM1Digital_IOSignalanschluss PWM1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PWM1. Unterstützte Bus-Schnittstellen: PWM.
5PWM2Digital_IOSignalanschluss PWM2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PWM2. Unterstützte Bus-Schnittstellen: PWM.
6BS2Digital_IOSignalanschluss BS2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: BS2. Unterstützte Bus-Schnittstellen: General.
7SW2Digital_IOSignalanschluss SW2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SW2. Unterstützte Bus-Schnittstellen: PWM.
8BS1Digital_IOSignalanschluss BS1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: BS1. Unterstützte Bus-Schnittstellen: General.
9CSODigital_IOSignalanschluss CSO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CSO. Unterstützte Bus-Schnittstellen: General.
10VHVDigital_IOSignalanschluss VHV (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VHV. Unterstützte Bus-Schnittstellen: General.
11VHVDigital_IOSignalanschluss VHV (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VHV. Unterstützte Bus-Schnittstellen: General.
12SW1Digital_IOSignalanschluss SW1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SW1. Unterstützte Bus-Schnittstellen: PWM.
13GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
14VDD33Power_InPositiver Versorgungseingang (VDD33) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
EntdeckenBauteileGehäuseHerstellerUpload