ChipDocs.org
⌘K
2284 部品PDFアップロード
SJWCH5351A-GT (MSOP-10_L3.0-W3.0-P0.50-LS4.9-BL_SJWCH5351A-GT) — Symbol, Footprint IPC-7351B & 3D STEP Model

SJWCH5351A-GT

SemiconductorID: C9900189595MSOP-10_L3.0-W3.0-P0.50-LS4.9-BL_SJWCH5351A-GT · 10 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · SJWCH5351A-GT (MSOP-10_L3.0-W3.0-P0.50-LS4.9-BL_SJWCH5351A-GT)1VDD2XA3XB4SCL5SDA10CLK09CLK18GND7VDDO6CLK2Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.812.77.62.5-2.5-7.6-12.7mm
2. 2Dフットプリント
12345678910E=3.00mm · Pitch e=0.50mmD=3.00mm-5-4-3-2-10123453210-1-2-3mm
3. 3Dモデル
パッケージ外形: 3.00mm × 3.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (10/10)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1VDDPower電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
2XAI/OマルチプレクスI/O・ペリフェラル端子 XA (General)
3XBI/OマルチプレクスI/O・ペリフェラル端子 XB (General)
4SCLI/OマルチプレクスI/O・ペリフェラル端子 SCL (I2C)
5SDAI/OマルチプレクスI/O・ペリフェラル端子 SDA (I2C)
6CLK2I/OマルチプレクスI/O・ペリフェラル端子 CLK2 (General)
7VDDOPower電源供給入力 (VDDO — 3.3V / 5.0V Standard Logic)
8GNDGNDグラウンド基準端子 (GND)
9CLK1I/OマルチプレクスI/O・ペリフェラル端子 CLK1 (General)
10CLK0I/OマルチプレクスI/O・ペリフェラル端子 CLK0 (General)
PIN 1 VDD
Power
電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)
設計上の注意点: Primary positive power supply input (VDD) operating in the 3.3V / 5.0V Standard Logic domain (Max rating: 5.5V).
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: SJWCH5351A-GT (Semiconductor · MSOP-10_L3.0-W3.0-P0.50-LS4.9-BL_SJWCH5351A-GT)
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
SJWCH5351A-GT (MSOP-10_L3.0-W3.0-P0.50-LS4.9-BL_SJWCH5351A-GT) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
SJWCH5351A-GT (MSOP-10_L3.0-W3.0-P0.50-LS4.9-BL_SJWCH5351A-GT) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (10ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
SJWCH5351A-GT (MSOP-10_L3.0-W3.0-P0.50-LS4.9-BL_SJWCH5351A-GT) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
SJWCH5351A-GT (MSOP-10_L3.0-W3.0-P0.50-LS4.9-BL_SJWCH5351A-GT) - 4. パッケージ外形寸法図 (D×E×A)
MSOP-10_L3.0-W3.0-P0.50-LS4.9-BL_SJWCH5351A-GT · 3.00×3.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
SJWCH5351A-GT (MSOP-10_L3.0-W3.0-P0.50-LS4.9-BL_SJWCH5351A-GT) - 5. 推奨PCBフットプリント
IPC-7351B パッド (10 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
SJWCH5351A-GT (MSOP-10_L3.0-W3.0-P0.50-LS4.9-BL_SJWCH5351A-GT) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›

電気仕様 & 部品詳細スペック (SJWCH5351A-GT)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
インターフェース変換・クロック/タイマー IC
詳細概要:SJWCH5351A-GT (MSOP-10_L3.0-W3.0-P0.50-LS4.9-BL_SJWCH5351A-GT) は 10 ピンのインターフェース変換・クロック/タイマー ICで、パッケージ外形は 3.00 × 3.00 × 1.10 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、I2C インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
I2C Programmable Clock 2.5 kHz ~ 200 MHz (XTAL 25/27 MHz)
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
3.00 × 3.00 × 1.10 mm (A1=0.00 mm)
パッケージ系列: TSSOP (MSOP-10_L3.0-W3.0-P0.50-LS4.9-BL_SJWCH5351A-GT)
ピン数・リードピッチN / e
10 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
I2C
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル10 ピン自動バス分類
OK
IPC-7351B フットプリント10 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (MSOP-10_L3.0-W3.0-P0.50-LS4.9-BL_SJWCH5351A-GT)

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
3.00 × 3.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.10mm · e=0.50mm
パッド寸法 (W × L)Level B
0.30 × 1.25 mm
ピン数 / 総パッド数Topology
10P / 10Pad (DUAL_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
MSOP-10_L3.0-W3.0-P0.50-LS4.9-BL_SJWCH5351A-GT
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — SJWCH5351A-GT (MSOP-10_L3.0-W3.0-P0.50-LS4.9-BL_SJWCH5351A-GT)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

SJWCH5351A-GT (MSOP-10_L3.0-W3.0-P0.50-LS4.9-BL_SJWCH5351A-GT) のピン配置 (Pinout) および電源電圧仕様は？

Generic 製 SJWCH5351A-GT (MSOP-10_L3.0-W3.0-P0.50-LS4.9-BL_SJWCH5351A-GT パッケージ) は全 10 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (VDD: 電源供給入力 (VDD — 3.3V / 5.0V Standard Logic)), 2 (XA: マルチプレクスI/O・ペリフェラル端子 XA (General)), 3 (XB: マルチプレクスI/O・ペリフェラル端子 XB (General)), 4 (SCL: マルチプレクスI/O・ペリフェラル端子 SCL (I2C)), 5 (SDA: マルチプレクスI/O・ペリフェラル端子 SDA (I2C)), 6 (CLK2: マルチプレクスI/O・ペリフェラル端子 CLK2 (General))。

SJWCH5351A-GT の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、SJWCH5351A-GT (MSOP-10_L3.0-W3.0-P0.50-LS4.9-BL_SJWCH5351A-GT) の本体外形は 3.00 × 3.00 mm、ピッチ e = 0.50 mm、合計 10 パッドで構成されています。

SJWCH5351A-GT の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの SJWCH5351A-GT (Generic, MSOP-10_L3.0-W3.0-P0.50-LS4.9-BL_SJWCH5351A-GT) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (10 ピン) & C9900189595 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1VDDPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 5.5V) です。
2XADigital_IO信号端子 XA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XA。対応バス/インターフェース: General。
3XBDigital_IO信号端子 XB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XB。対応バス/インターフェース: General。
4SCLDigital_IO信号端子 SCL（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SCL。対応バス/インターフェース: I2C。
5SDADigital_IO信号端子 SDA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SDA。対応バス/インターフェース: I2C。
6CLK2Digital_IO信号端子 CLK2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CLK2。対応バス/インターフェース: General。
7VDDOPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDO、最大定格: 5.5V) です。
8GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
9CLK1Digital_IO信号端子 CLK1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CLK1。対応バス/インターフェース: General。
10CLK0Digital_IO信号端子 CLK0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CLK0。対応バス/インターフェース: General。
探索部品パッケージメーカーアップロード