Mechanische Abmessungen & Land Pattern (MSOP-10_L3.0-W3.0-P0.50-LS4.9-BL_SJWCH5351A-GT)
Aus dem Datenblatt extrahiert & nach IPC-7351B normiertEmpfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)
Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen| Bauteilbezeichner / Ersatz-MPN | Wert / Gehäuse | Funktion & PCB-Layout-Regel |
|---|---|---|
| N/A BOM | Gemäß Applikationsschaltung MSOP-10_L3.0-W3.0-P0.50-LS4.9-BL_SJWCH5351A-GT | Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten. |
Häufig gestellte technische Fragen (FAQ) — SJWCH5351A-GT (MSOP-10_L3.0-W3.0-P0.50-LS4.9-BL_SJWCH5351A-GT)
Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-ExportformatenWie lautet die Pinbelegung (Pinout) und Versorgungsspannung des SJWCH5351A-GT (MSOP-10_L3.0-W3.0-P0.50-LS4.9-BL_SJWCH5351A-GT)?
Das Bauteil SJWCH5351A-GT von Generic im MSOP-10_L3.0-W3.0-P0.50-LS4.9-BL_SJWCH5351A-GT-Gehäuse besitzt 10 Pins mit einem Rastermaß (Pitch) von 0.50 mm. Wichtige Pins: 1 (VDD: Versorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic)), 2 (XA: Multiplex-I/O- & Peripherie-Pin XA (General)), 3 (XB: Multiplex-I/O- & Peripherie-Pin XB (General)), 4 (SCL: Multiplex-I/O- & Peripherie-Pin SCL (I2C)), 5 (SDA: Multiplex-I/O- & Peripherie-Pin SDA (I2C)), 6 (CLK2: Multiplex-I/O- & Peripherie-Pin CLK2 (General)).
Welche IPC-7351B Land-Pattern-Abmessungen hat der SJWCH5351A-GT?
Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des SJWCH5351A-GT (MSOP-10_L3.0-W3.0-P0.50-LS4.9-BL_SJWCH5351A-GT) 3.00 × 3.00 mm bei einem Pitch e = 0.50 mm und 10 Kupfer-Pads.
Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für SJWCH5351A-GT heruntergeladen werden?
Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für SJWCH5351A-GT (Generic, MSOP-10_L3.0-W3.0-P0.50-LS4.9-BL_SJWCH5351A-GT) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.
Statischer Referenzanhang: Pinbelegungstabelle (10 Pins) & C9900189595 VariantenStatische Tabelle aufklappen
| Pin-Nr. | Signalname | Elektrischer Typ | Funktionsbeschreibung & Schaltungshinweise |
|---|---|---|---|
| 1 | VDD | Power_In | Positiver Versorgungseingang (VDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 2 | XA | Digital_IO | Signalanschluss XA (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XA. Unterstützte Bus-Schnittstellen: General. |
| 3 | XB | Digital_IO | Signalanschluss XB (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XB. Unterstützte Bus-Schnittstellen: General. |
| 4 | SCL | Digital_IO | Signalanschluss SCL (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SCL. Unterstützte Bus-Schnittstellen: I2C. |
| 5 | SDA | Digital_IO | Signalanschluss SDA (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SDA. Unterstützte Bus-Schnittstellen: I2C. |
| 6 | CLK2 | Digital_IO | Signalanschluss CLK2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CLK2. Unterstützte Bus-Schnittstellen: General. |
| 7 | VDDO | Power_In | Positiver Versorgungseingang (VDDO) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 8 | GND | GND | Elektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke. |
| 9 | CLK1 | Digital_IO | Signalanschluss CLK1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CLK1. Unterstützte Bus-Schnittstellen: General. |
| 10 | CLK0 | Digital_IO | Signalanschluss CLK0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CLK0. Unterstützte Bus-Schnittstellen: General. |