QFN-32-EP(5x5) · 33P
33P5.0×5.0×0.85mmP=0.5mm
KSZ8061 (QFN-32-EP(5x5))
Synchronisierte Pinbelegung (Symbol / 2D / 3D) (49/49)
Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben| Pin | Symbol | Typ | Funktionsbeschreibung (DE) |
|---|---|---|---|
| 1 | XI | I/O | Multiplex-I/O- & Peripherie-Pin XI (RTC/CLK) |
| 2 | XO | I/O | Multiplex-I/O- & Peripherie-Pin XO (RTC/CLK) |
| 3 | AVDDH | Power | Versorgungsspannungseingang (AVDDH — 3.3V / 5.0V Standard Logic) |
| 4 | TXP | I/O | Multiplex-I/O- & Peripherie-Pin TXP (General) |
| 5 | TXM | I/O | Multiplex-I/O- & Peripherie-Pin TXM (General) |
| 6 | RXP | I/O | Multiplex-I/O- & Peripherie-Pin RXP (General) |
| 7 | RXM | I/O | Multiplex-I/O- & Peripherie-Pin RXM (General) |
| 8 | AVDDL | Power | Versorgungsspannungseingang (AVDDL — 3.3V / 5.0V Standard Logic) |
| 9 | VDDL | Power | Versorgungsspannungseingang (VDDL — 3.3V / 5.0V Standard Logic) |
| 10 | MDIO | I/O | Multiplex-I/O- & Peripherie-Pin MDIO (General) |
| 11 | MDC | I/O | Multiplex-I/O- & Peripherie-Pin MDC (General) |
| 12 | RXER/QWF | I/O | Multiplex-I/O- & Peripherie-Pin RXER/QWF (General) |
| 13 | RXDV/ CONFIG2 | I/O | Multiplex-I/O- & Peripherie-Pin RXDV/ CONFIG2 (UART) |
| 14 | RXD3/ PHYAD0 | I/O | Multiplex-I/O- & Peripherie-Pin RXD3/ PHYAD0 (UART) |
| 15 | VDDIO | Power | Versorgungsspannungseingang (VDDIO — 3.3V / 5.0V Standard Logic) |
| 16 | RXD2/ PHYAD1 | I/O | Multiplex-I/O- & Peripherie-Pin RXD2/ PHYAD1 (UART) |
| 17 | RXD1/ PHYAD2 | I/O | Multiplex-I/O- & Peripherie-Pin RXD1/ PHYAD2 (UART) |
| 18 | RXD0/ AUTONEG | I/O | Multiplex-I/O- & Peripherie-Pin RXD0/ AUTONEG (UART) |
| 19 | RXC/ CONFIG0 | I/O | Multiplex-I/O- & Peripherie-Pin RXC/ CONFIG0 (General) |
| 20 | TXC | I/O | Multiplex-I/O- & Peripherie-Pin TXC (General) |
| 21 | TXEN | I/O | Multiplex-I/O- & Peripherie-Pin TXEN (General) |
| 22 | TXD0 | I/O | Multiplex-I/O- & Peripherie-Pin TXD0 (UART) |
| 23 | TXD1 | I/O | Multiplex-I/O- & Peripherie-Pin TXD1 (UART) |
| 24 | LED0 | I/O | Multiplex-I/O- & Peripherie-Pin LED0 (General) |
| 25 | TXD2 | I/O | Multiplex-I/O- & Peripherie-Pin TXD2 (UART) |
| 26 | TXD3 | I/O | Multiplex-I/O- & Peripherie-Pin TXD3 (UART) |
| 27 | CRS/ CONFIG1 | I/O | Multiplex-I/O- & Peripherie-Pin CRS/ CONFIG1 (General) |
| 28 | RESET# | I | Systemfreigabe & Hardware-Reset (RESET#) |
| 29 | INTRP/ NAND Tree#_ | I/O | Multiplex-I/O- & Peripherie-Pin INTRP/ NAND Tree#_ (General) |
| 30 | VDDL | Power | Versorgungsspannungseingang (VDDL — 3.3V / 5.0V Standard Logic) |
| 31 | REXT | I/O | Multiplex-I/O- & Peripherie-Pin REXT (General) |
| 32 | SIGDET | I/O | Multiplex-I/O- & Peripherie-Pin SIGDET (General) |
| 33 | VDDIO | Power | Versorgungsspannungseingang (VDDIO — 3.3V / 5.0V Standard Logic) |
| 34 | TXER | I/O | Multiplex-I/O- & Peripherie-Pin TXER (General) |
| 35 | TXD2 | I/O | Multiplex-I/O- & Peripherie-Pin TXD2 (UART) |
| 36 | GND | GND | Masseanschluss (GND) |
| 37 | TXD3 | I/O | Multiplex-I/O- & Peripherie-Pin TXD3 (UART) |
| 38 | CRS | I/O | Multiplex-I/O- & Peripherie-Pin CRS (General) |
| 39 | LED0 | I/O | Multiplex-I/O- & Peripherie-Pin LED0 (General) |
| 40 | LED1 | I/O | Multiplex-I/O- & Peripherie-Pin LED1 (General) |
| 41 | VDDIO | Power | Versorgungsspannungseingang (VDDIO — 3.3V / 5.0V Standard Logic) |
| 42 | RESET# | I | Systemfreigabe & Hardware-Reset (RESET#) |
| 43 | GND | GND | Masseanschluss (GND) |
| 44 | INTRP | I/O | Multiplex-I/O- & Peripherie-Pin INTRP (General) |
| 45 | VDDL | Power | Versorgungsspannungseingang (VDDL — 3.3V / 5.0V Standard Logic) |
| 46 | GND | GND | Masseanschluss (GND) |
| 47 | REXT | I/O | Multiplex-I/O- & Peripherie-Pin REXT (General) |
| 48 | SIGDET | I/O | Multiplex-I/O- & Peripherie-Pin SIGDET (General) |
| 49 | GND | GND | Freiliegendes Thermal- & Masse-Pad (GND) |
PIN 1 XI
I/OMultiplex-I/O- & Peripherie-Pin XI (RTC/CLK)
Designhinweis: Crystal/Oscillator/ExternalClockInput 25MHz±50ppm ThisinputreferencestheAVDDHpowersupply . .
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator
Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 8 Extrahierte Abbildungen)
Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern1. Reales 3D-GehäusemodellREPRESENTATIVE
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
Konforme Pinanordnung (49 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
TQFN-48-EP(7x7) · 7.00×7.00mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
IPC-7351B Land Pattern (49 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (8 Abb. · Seite 1/1)
Zeige 1–8 von 8 unbeschnittenen Originalzeichnungen für KSZ8061
P1 · p01_fig01376×200px
P5 · p05_fig01914×953px
P5 · p05_fig01P5
P29 · p29_fig011421×781px
P29 · p29_fig021379×828px
P29 · p29_fig02P29
P58 · p58_fig01Alle Gehäuse im PDF
P59 · p59_fig01Alle Gehäuse im PDF
Elektrische Spezifikationen & Bauteildetails (KSZ8061MNGW)
Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)Detaillierte Übersicht:KSZ8061MNGW (TQFN-48-EP(7x7)) ist ein 48-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 7.00 × 7.00 × 0.85 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und UART, RTC/CLK Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
DC / Broadband Passive
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
7.00 × 7.00 × 0.85 mm (A1=0.03 mm)
Gehäusefamilie: QFN (TQFN-48-EP(7x7))
Pinanzahl & RastermaßN / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
UART, RTC/CLK
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.
5-Punkte-Industriestandardprüfung
Automatische Geometrie- und Regelprüfung vor dem DateiexportIEEE-315 Symbol49 Pins automatisch nach Bussen gruppiert
IPC-7351B Footprint49 Pads · Raster 0.50mm
IPC-7525 60% LotpastenfensterEPAD 3.50×3.50mm Gitterteilung
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
Praxisverifikation & Ingenieurbewertungen
Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen5.00 PCB Verified
IPC-7351B
Wählen Sie eine andere Gehäusevariante oder Teilenummer aus demselben DatenblattVerwandte Bauteile derselben Chipfamilie — KSZ8061 (2)
TQFN-48-EP(7x7) · 49P
49P7.0×7.0×0.85mmP=0.5mm
KSZ8061 (TQFN-48-EP(7x7))
Mechanische Abmessungen & Land Pattern (TQFN-48-EP(7x7))
Aus dem Datenblatt extrahiert & nach IPC-7351B normiertGehäusekörper (D × E)Nominal
7.00 × 7.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.85mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.28 × 0.85 mm
Pins / Gesamt-PadsTopology
49P / 49Pad (QUAD_ROW)
Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)
Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen| Bauteilbezeichner / Ersatz-MPN | Wert / Gehäuse | Funktion & PCB-Layout-Regel |
|---|---|---|
| N/A BOM | Gemäß Applikationsschaltung TQFN-48-EP(7x7) | Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten. |
Häufig gestellte technische Fragen (FAQ) — KSZ8061MNGW (TQFN-48-EP(7x7))
Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-ExportformatenWie lautet die Pinbelegung (Pinout) und Versorgungsspannung des KSZ8061MNGW (TQFN-48-EP(7x7))?
Das Bauteil KSZ8061MNGW von MICROCHIP im TQFN-48-EP(7x7)-Gehäuse besitzt 49 Pins mit einem Rastermaß (Pitch) von 0.50 mm. Wichtige Pins: 1 (XI: Multiplex-I/O- & Peripherie-Pin XI (RTC/CLK)), 2 (XO: Multiplex-I/O- & Peripherie-Pin XO (RTC/CLK)), 3 (AVDDH: Versorgungsspannungseingang (AVDDH — 3.3V / 5.0V Standard Logic)), 4 (TXP: Multiplex-I/O- & Peripherie-Pin TXP (General)), 5 (TXM: Multiplex-I/O- & Peripherie-Pin TXM (General)), 6 (RXP: Multiplex-I/O- & Peripherie-Pin RXP (General)).
Welche IPC-7351B Land-Pattern-Abmessungen hat der KSZ8061MNGW?
Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des KSZ8061MNGW (TQFN-48-EP(7x7)) 7.00 × 7.00 mm bei einem Pitch e = 0.50 mm und 49 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 3.50 × 3.50 mm mit 60% Pastenfenster nach IPC-7525.
Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für KSZ8061MNGW heruntergeladen werden?
Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für KSZ8061MNGW (MICROCHIP, TQFN-48-EP(7x7)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.
Statischer Referenzanhang: Pinbelegungstabelle (49 Pins) & KSZ8061 VariantenStatische Tabelle aufklappen
| Pin-Nr. | Signalname | Elektrischer Typ | Funktionsbeschreibung & Schaltungshinweise |
|---|---|---|---|
| 1 | XI | Digital_IO | Signalanschluss XI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XI. Unterstützte Bus-Schnittstellen: RTC/CLK. |
| 2 | XO | Digital_IO | Signalanschluss XO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XO. Unterstützte Bus-Schnittstellen: RTC/CLK. |
| 3 | AVDDH | Power_In | Positiver Versorgungseingang (AVDDH) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 4 | TXP | Digital_IO | Signalanschluss TXP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXP. Unterstützte Bus-Schnittstellen: General. |
| 5 | TXM | Digital_IO | Signalanschluss TXM (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXM. Unterstützte Bus-Schnittstellen: General. |
| 6 | RXP | Digital_IO | Signalanschluss RXP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXP. Unterstützte Bus-Schnittstellen: General. |
| 7 | RXM | Digital_IO | Signalanschluss RXM (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXM. Unterstützte Bus-Schnittstellen: General. |
| 8 | AVDDL | Power_In | Positiver Versorgungseingang (AVDDL) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 9 | VDDL | Power_In | Positiver Versorgungseingang (VDDL) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 10 | MDIO | Open_Drain | Signalanschluss MDIO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: MDIO. Unterstützte Bus-Schnittstellen: General. |
| 11 | MDC | Digital_IO | Signalanschluss MDC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: MDC. Unterstützte Bus-Schnittstellen: General. |
| 12 | RXER/QWF | Digital_IO | Signalanschluss RXER/QWF (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXER/QWF. Unterstützte Bus-Schnittstellen: General. |
| 13 | RXDV/ CONFIG2 | Digital_IO | Signalanschluss RXDV/ CONFIG2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXDV/ CONFIG2. Unterstützte Bus-Schnittstellen: UART. |
| 14 | RXD3/ PHYAD0 | Digital_IO | Signalanschluss RXD3/ PHYAD0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXD3/ PHYAD0. Unterstützte Bus-Schnittstellen: UART. |
| 15 | VDDIO | Power_In | Positiver Versorgungseingang (VDDIO) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 16 | RXD2/ PHYAD1 | Digital_IO | Signalanschluss RXD2/ PHYAD1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXD2/ PHYAD1. Unterstützte Bus-Schnittstellen: UART. |
| 17 | RXD1/ PHYAD2 | Digital_IO | Signalanschluss RXD1/ PHYAD2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXD1/ PHYAD2. Unterstützte Bus-Schnittstellen: UART. |
| 18 | RXD0/ AUTONEG | Digital_IO | Signalanschluss RXD0/ AUTONEG (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXD0/ AUTONEG. Unterstützte Bus-Schnittstellen: UART. |
| 19 | RXC/ CONFIG0 | Digital_IO | Signalanschluss RXC/ CONFIG0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXC/ CONFIG0. Unterstützte Bus-Schnittstellen: General. |
| 20 | TXC | Digital_IO | Signalanschluss TXC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXC. Unterstützte Bus-Schnittstellen: General. |
| 21 | TXEN | Digital_IO | Signalanschluss TXEN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXEN. Unterstützte Bus-Schnittstellen: General. |
| 22 | TXD0 | Digital_IO | Signalanschluss TXD0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXD0. Unterstützte Bus-Schnittstellen: UART. |
| 23 | TXD1 | Digital_IO | Signalanschluss TXD1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXD1. Unterstützte Bus-Schnittstellen: UART. |
| 24 | LED0 | Digital_IO | Signalanschluss LED0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: LED0. Unterstützte Bus-Schnittstellen: General. |
| 25 | TXD2 | Digital_IO | Signalanschluss TXD2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXD2. Unterstützte Bus-Schnittstellen: UART. |
| 26 | TXD3 | Digital_IO | Signalanschluss TXD3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXD3. Unterstützte Bus-Schnittstellen: UART. |
| 27 | CRS/ CONFIG1 | Digital_IO | Signalanschluss CRS/ CONFIG1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CRS/ CONFIG1. Unterstützte Bus-Schnittstellen: General. |
| 28 | RESET# | Digital_IO | Aktiv-niedriger Hardware-Reset-Anschluss (RESET#): Low-Pegel setzt Prozessorkern und Peripherie zurück. |
| 29 | INTRP/ NAND Tree#_ | Open_Drain | Signalanschluss INTRP/ NAND Tree#_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: INTRP/ NAND Tree#_. Unterstützte Bus-Schnittstellen: General. |
| 30 | VDDL | Power_In | Positiver Versorgungseingang (VDDL) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 31 | REXT | Digital_IO | Signalanschluss REXT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: REXT. Unterstützte Bus-Schnittstellen: General. |
| 32 | SIGDET | Digital_IO | Signalanschluss SIGDET (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SIGDET. Unterstützte Bus-Schnittstellen: General. |
| 33 | VDDIO | Power_In | Positiver Versorgungseingang (VDDIO) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 34 | TXER | Digital_IO | Signalanschluss TXER (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXER. Unterstützte Bus-Schnittstellen: General. |
| 35 | TXD2 | Digital_IO | Signalanschluss TXD2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXD2. Unterstützte Bus-Schnittstellen: UART. |
| 36 | GND | GND | Elektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke. |
| 37 | TXD3 | Digital_IO | Signalanschluss TXD3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXD3. Unterstützte Bus-Schnittstellen: UART. |
| 38 | CRS | Digital_IO | Signalanschluss CRS (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CRS. Unterstützte Bus-Schnittstellen: General. |
| 39 | LED0 | Digital_IO | Signalanschluss LED0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: LED0. Unterstützte Bus-Schnittstellen: General. |
| 40 | LED1 | Digital_IO | Signalanschluss LED1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: LED1. Unterstützte Bus-Schnittstellen: General. |
| 41 | VDDIO | Power_In | Positiver Versorgungseingang (VDDIO) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 42 | RESET# | Digital_IO | Aktiv-niedriger Hardware-Reset-Anschluss (RESET#): Low-Pegel setzt Prozessorkern und Peripherie zurück. |
| 43 | GND | GND | Elektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke. |
| 44 | INTRP | Digital_IO | Signalanschluss INTRP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: INTRP. Unterstützte Bus-Schnittstellen: General. |
| 45 | VDDL | Power_In | Positiver Versorgungseingang (VDDL) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 46 | GND | GND | Elektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke. |
| 47 | REXT | Digital_IO | Signalanschluss REXT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: REXT. Unterstützte Bus-Schnittstellen: General. |
| 48 | SIGDET | Digital_IO | Signalanschluss SIGDET (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SIGDET. Unterstützte Bus-Schnittstellen: General. |
| 49 | GND | GND | Freiliegendes Boden-Wärmeleitpad (GND) zur primären Wärmeableitung in die Leiterplatte sowie als niederinduktiver 0V-Masserückleiter. |