ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
KSZ8061RNBW-TR (QFN-32-EP(5x5)) — Symbol, Footprint IPC-7351B & 3D STEP Model

KSZ8061RNBW-TR

MICROCHIPID: C631642QFN-32-EP(5x5) · 33 Pins · Pitch 0.50mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · KSZ8061RNBW-TR (QFN-32-EP(5x5))1XI2XO3AVDDH4TXP5TXM6RXP7RXM8AVDDL9VDDL10MDIO11MDC12RXER/QWF13RXDV/ CONFIG14RXD3/ PHYAD015VDDIO16RXD2/ PHYAD117RXD1/ PHYAD233EP32SIGDET31REXT30VDDL29INTRP/ NAND 28RESET#27CRS/ CONFIG126TXD325TXD224LED023TXD122TXD021TXEN20TXC19RXC/ CONFIG018RXD0/ AUTONEGrid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.827.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9mm
2. 2D-FOOTPRINT
123456789101112131415161718192021222324252627282930313233E=5.00mm · Pitch e=0.50mmD=5.00mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. 3D-MODELL
Gehäusekörper: 5.00mm × 5.00mm · Raster: 0.50mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (33/33)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1XII/OMultiplex-I/O- & Peripherie-Pin XI (RTC/CLK)
2XOI/OMultiplex-I/O- & Peripherie-Pin XO (RTC/CLK)
3AVDDHPowerVersorgungsspannungseingang (AVDDH — 3.3V / 5.0V Standard Logic)
4TXPI/OMultiplex-I/O- & Peripherie-Pin TXP (General)
5TXMI/OMultiplex-I/O- & Peripherie-Pin TXM (General)
6RXPI/OMultiplex-I/O- & Peripherie-Pin RXP (General)
7RXMI/OMultiplex-I/O- & Peripherie-Pin RXM (General)
8AVDDLPowerVersorgungsspannungseingang (AVDDL — 3.3V / 5.0V Standard Logic)
9VDDLPowerVersorgungsspannungseingang (VDDL — 3.3V / 5.0V Standard Logic)
10MDIOI/OMultiplex-I/O- & Peripherie-Pin MDIO (General)
11MDCI/OMultiplex-I/O- & Peripherie-Pin MDC (General)
12RXER/QWFI/OMultiplex-I/O- & Peripherie-Pin RXER/QWF (General)
13RXDV/ CONFIG2I/OMultiplex-I/O- & Peripherie-Pin RXDV/ CONFIG2 (UART)
14RXD3/ PHYAD0I/OMultiplex-I/O- & Peripherie-Pin RXD3/ PHYAD0 (UART)
15VDDIOPowerVersorgungsspannungseingang (VDDIO — 3.3V / 5.0V Standard Logic)
16RXD2/ PHYAD1I/OMultiplex-I/O- & Peripherie-Pin RXD2/ PHYAD1 (UART)
17RXD1/ PHYAD2I/OMultiplex-I/O- & Peripherie-Pin RXD1/ PHYAD2 (UART)
18RXD0/ AUTONEGI/OMultiplex-I/O- & Peripherie-Pin RXD0/ AUTONEG (UART)
19RXC/ CONFIG0I/OMultiplex-I/O- & Peripherie-Pin RXC/ CONFIG0 (General)
20TXCI/OMultiplex-I/O- & Peripherie-Pin TXC (General)
21TXENI/OMultiplex-I/O- & Peripherie-Pin TXEN (General)
22TXD0I/OMultiplex-I/O- & Peripherie-Pin TXD0 (UART)
23TXD1I/OMultiplex-I/O- & Peripherie-Pin TXD1 (UART)
24LED0I/OMultiplex-I/O- & Peripherie-Pin LED0 (General)
25TXD2I/OMultiplex-I/O- & Peripherie-Pin TXD2 (UART)
26TXD3I/OMultiplex-I/O- & Peripherie-Pin TXD3 (UART)
27CRS/ CONFIG1I/OMultiplex-I/O- & Peripherie-Pin CRS/ CONFIG1 (General)
28RESET#ISystemfreigabe & Hardware-Reset (RESET#)
29INTRP/ NAND Tree#_I/OMultiplex-I/O- & Peripherie-Pin INTRP/ NAND Tree#_ (General)
30VDDLPowerVersorgungsspannungseingang (VDDL — 3.3V / 5.0V Standard Logic)
31REXTI/OMultiplex-I/O- & Peripherie-Pin REXT (General)
32SIGDETI/OMultiplex-I/O- & Peripherie-Pin SIGDET (General)
33EPGNDFreiliegendes Thermal- & Masse-Pad (EP)
PIN 1 XI
I/O
Multiplex-I/O- & Peripherie-Pin XI (RTC/CLK)
Designhinweis: Crystal/Oscillator/ExternalClockInput 25MHz±50ppm ThisinputreferencestheAVDDHpowersupply . .
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 9 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: KSZ8061RNBW-TR (MICROCHIP · QFN-32-EP(5x5))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
KSZ8061RNBW-TR (QFN-32-EP(5x5)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
KSZ8061RNBW-TR (QFN-32-EP(5x5)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (33 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
KSZ8061RNBW-TR (QFN-32-EP(5x5)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
KSZ8061RNBW-TR (QFN-32-EP(5x5)) - 4. Gehäuseabmessungen (D×E×A)
QFN-32-EP(5x5) · 5.00×5.00mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
KSZ8061RNBW-TR (QFN-32-EP(5x5)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (33 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
KSZ8061RNBW-TR (QFN-32-EP(5x5)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (9 Abb. · Seite 1/1)
Zeige 1–9 von 9 unbeschnittenen Originalzeichnungen für KSZ8061
P1 · p01_fig01376×200px
KSZ8061RNBW-TR (QFN-32-EP(5x5)) — 10BASE-T/100BASE-TX Physical Layer Transceiver
10BASE-T/100BASE-TX Physical Layer Transceiver
P5 · p05_fig01914×953px
KSZ8061RNBW-TR (QFN-32-EP(5x5)) — FIGURE 2-1: 32-QFN OR WQFN KSZ8061MNX PIN ASSIGNMENT (TOP VIEW)
FIGURE 2-1: 32-QFN OR WQFN KSZ8061MNX PIN ASSIGNMENT (TOP VIEW)
P29 · p29_fig011421×781px
KSZ8061RNBW-TR (QFN-32-EP(5x5)) — FIGURE 3-9: KSZ8061MNX POWER AND GROUND CONNECTIONS
FIGURE 3-9: KSZ8061MNX POWER AND GROUND CONNECTIONS
P29 · p29_fig021379×828px
KSZ8061RNBW-TR (QFN-32-EP(5x5)) — FIGURE 3-10: KSZ8061MNG POWER AND GROUND CONNECTIONS
FIGURE 3-10: KSZ8061MNG POWER AND GROUND CONNECTIONS
P29 · p29_fig02P29
KSZ8061RNBW-TR (QFN-32-EP(5x5)) — Datasheet Page 29 (p29_fig02)
Datasheet Page 29 (p29_fig02)
P58 · p58_fig011585×1726px
KSZ8061RNBW-TR (QFN-32-EP(5x5)) — FIGURE 11-1: 32-LEAD WQFN 5 MM X 5 MM PACKAGE
FIGURE 11-1: 32-LEAD WQFN 5 MM X 5 MM PACKAGE
P58 · p58_fig01P58
KSZ8061RNBW-TR (QFN-32-EP(5x5)) — Datasheet Page 58 (p58_fig01)
Datasheet Page 58 (p58_fig01)
P59 · p59_fig012147×2339px
KSZ8061RNBW-TR (QFN-32-EP(5x5)) — FIGURE 11-2: 32-LEAD QFN 5 MM X 5 MM PACKAGE
FIGURE 11-2: 32-LEAD QFN 5 MM X 5 MM PACKAGE
P59 · p59_fig01P59
KSZ8061RNBW-TR (QFN-32-EP(5x5)) — Datasheet Page 59 (p59_fig01)
Datasheet Page 59 (p59_fig01)

Elektrische Spezifikationen & Bauteildetails (KSZ8061RNBW-TR)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:KSZ8061RNBW-TR (QFN-32-EP(5x5)) ist ein 32-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 5.00 × 5.00 × 0.85 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und UART, RTC/CLK Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
DC / Broadband Passive
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
5.00 × 5.00 × 0.85 mm (A1=0.03 mm)
Gehäusefamilie: QFN (QFN-32-EP(5x5))
Pinanzahl & RastermaßN / e
32 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
UART, RTC/CLK
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol33 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint33 Pads · Raster 0.50mm
OK
IPC-7525 60% LotpastenfensterEPAD 3.10×3.10mm Gitterteilung
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (QFN-32-EP(5x5))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
5.00 × 5.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.85mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.28 × 0.80 mm
Pins / Gesamt-PadsTopology
33P / 33Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
QFN-32-EP(5x5)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — KSZ8061RNBW-TR (QFN-32-EP(5x5))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des KSZ8061RNBW-TR (QFN-32-EP(5x5))?

Das Bauteil KSZ8061RNBW-TR von MICROCHIP im QFN-32-EP(5x5)-Gehäuse besitzt 33 Pins mit einem Rastermaß (Pitch) von 0.50 mm. Wichtige Pins: 1 (XI: Multiplex-I/O- & Peripherie-Pin XI (RTC/CLK)), 2 (XO: Multiplex-I/O- & Peripherie-Pin XO (RTC/CLK)), 3 (AVDDH: Versorgungsspannungseingang (AVDDH — 3.3V / 5.0V Standard Logic)), 4 (TXP: Multiplex-I/O- & Peripherie-Pin TXP (General)), 5 (TXM: Multiplex-I/O- & Peripherie-Pin TXM (General)), 6 (RXP: Multiplex-I/O- & Peripherie-Pin RXP (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der KSZ8061RNBW-TR?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des KSZ8061RNBW-TR (QFN-32-EP(5x5)) 5.00 × 5.00 mm bei einem Pitch e = 0.50 mm und 33 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 3.10 × 3.10 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für KSZ8061RNBW-TR heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für KSZ8061RNBW-TR (MICROCHIP, QFN-32-EP(5x5)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (33 Pins) & KSZ8061 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1XIDigital_IOSignalanschluss XI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XI. Unterstützte Bus-Schnittstellen: RTC/CLK.
2XODigital_IOSignalanschluss XO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XO. Unterstützte Bus-Schnittstellen: RTC/CLK.
3AVDDHPower_InPositiver Versorgungseingang (AVDDH) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
4TXPDigital_IOSignalanschluss TXP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXP. Unterstützte Bus-Schnittstellen: General.
5TXMDigital_IOSignalanschluss TXM (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXM. Unterstützte Bus-Schnittstellen: General.
6RXPDigital_IOSignalanschluss RXP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXP. Unterstützte Bus-Schnittstellen: General.
7RXMDigital_IOSignalanschluss RXM (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXM. Unterstützte Bus-Schnittstellen: General.
8AVDDLPower_InPositiver Versorgungseingang (AVDDL) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
9VDDLPower_InPositiver Versorgungseingang (VDDL) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
10MDIOOpen_DrainSignalanschluss MDIO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: MDIO. Unterstützte Bus-Schnittstellen: General.
11MDCDigital_IOSignalanschluss MDC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: MDC. Unterstützte Bus-Schnittstellen: General.
12RXER/QWFDigital_IOSignalanschluss RXER/QWF (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXER/QWF. Unterstützte Bus-Schnittstellen: General.
13RXDV/ CONFIG2Digital_IOSignalanschluss RXDV/ CONFIG2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXDV/ CONFIG2. Unterstützte Bus-Schnittstellen: UART.
14RXD3/ PHYAD0Digital_IOSignalanschluss RXD3/ PHYAD0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXD3/ PHYAD0. Unterstützte Bus-Schnittstellen: UART.
15VDDIOPower_InPositiver Versorgungseingang (VDDIO) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
16RXD2/ PHYAD1Digital_IOSignalanschluss RXD2/ PHYAD1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXD2/ PHYAD1. Unterstützte Bus-Schnittstellen: UART.
17RXD1/ PHYAD2Digital_IOSignalanschluss RXD1/ PHYAD2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXD1/ PHYAD2. Unterstützte Bus-Schnittstellen: UART.
18RXD0/ AUTONEGDigital_IOSignalanschluss RXD0/ AUTONEG (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXD0/ AUTONEG. Unterstützte Bus-Schnittstellen: UART.
19RXC/ CONFIG0Digital_IOSignalanschluss RXC/ CONFIG0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RXC/ CONFIG0. Unterstützte Bus-Schnittstellen: General.
20TXCDigital_IOSignalanschluss TXC (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXC. Unterstützte Bus-Schnittstellen: General.
21TXENDigital_IOSignalanschluss TXEN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXEN. Unterstützte Bus-Schnittstellen: General.
22TXD0Digital_IOSignalanschluss TXD0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXD0. Unterstützte Bus-Schnittstellen: UART.
23TXD1Digital_IOSignalanschluss TXD1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXD1. Unterstützte Bus-Schnittstellen: UART.
24LED0Digital_IOSignalanschluss LED0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: LED0. Unterstützte Bus-Schnittstellen: General.
25TXD2Digital_IOSignalanschluss TXD2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXD2. Unterstützte Bus-Schnittstellen: UART.
26TXD3Digital_IOSignalanschluss TXD3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: TXD3. Unterstützte Bus-Schnittstellen: UART.
27CRS/ CONFIG1Digital_IOSignalanschluss CRS/ CONFIG1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CRS/ CONFIG1. Unterstützte Bus-Schnittstellen: General.
28RESET#Digital_IOAktiv-niedriger Hardware-Reset-Anschluss (RESET#): Low-Pegel setzt Prozessorkern und Peripherie zurück.
29INTRP/ NAND Tree#_Open_DrainSignalanschluss INTRP/ NAND Tree#_ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: INTRP/ NAND Tree#_. Unterstützte Bus-Schnittstellen: General.
30VDDLPower_InPositiver Versorgungseingang (VDDL) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
31REXTDigital_IOSignalanschluss REXT (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: REXT. Unterstützte Bus-Schnittstellen: General.
32SIGDETDigital_IOSignalanschluss SIGDET (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SIGDET. Unterstützte Bus-Schnittstellen: General.
33EPGNDFreiliegendes Boden-Wärmeleitpad (EP) zur primären Wärmeableitung in die Leiterplatte sowie als niederinduktiver 0V-Masserückleiter.
EntdeckenBauteileGehäuseHerstellerUpload