ChipDocs.org
⌘K
2284 LINH KIỆNNạp PDF
ESP8684H2 (QFN-24(4x4)) — Symbol, Footprint IPC-7351B & 3D STEP Model

ESP8684H2

ESPRESSIFID: C2922574QFN-24(4x4) · 25 chân · Pitch 0.50mmIPC-7351B Verified5.0 (0)
CHẾ ĐỘ LIÊN KẾT ĐỒNG BỘ (CROSS-PROBE)Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D
1. SYMBOL
U1 · ESP8684H2 (QFN-24(4x4))1ANT2VDDA3P33VDDA3P34GPIO05GPIO16GPIO27CHIP_EN8GPIO39MTMS10MTDI11VDD3P3_RTC12MTCK13MTDO25GND24VDDA23XTAL_P22XTAL_N21VDDA20U0TXD19U0RXD18GPIO1817VDD3P3_CPU16GPIO1015GPIO914GPIO8Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.222.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9mm
2. FOOTPRINT 2D
12345678910111213141516171819202122232425E=4.00mm · Pitch e=0.50mmD=4.00mm-4-3-2-10123443210-1-2-3-4mm
3. MÔ HÌNH 3D
Kích thước vỏ: 4.00mm × 4.00mm · Pitch: 0.50mm · Bước lưới thước đo: 1.00mmĐồng bộ <100ms

Sơ đồ Chân Đồng bộ Symbol/2D/3D (25/25)

Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D
ChânKý hiệuLoạiChức năng (VI)
1ANTI/OChân Đa năng Vào/Ra & Ngoại vi ANT (General)
2VDDA3P3PowerChân cấp nguồn dương (VDDA3P3 — 3.3V / 5.0V Standard Logic)
3VDDA3P3PowerChân cấp nguồn dương (VDDA3P3 — 3.3V / 5.0V Standard Logic)
4GPIO0I/OChân Đa năng Vào/Ra & Ngoại vi GPIO0 (General)
5GPIO1I/OChân Đa năng Vào/Ra & Ngoại vi GPIO1 (General)
6GPIO2I/OChân Đa năng Vào/Ra & Ngoại vi GPIO2 (General)
7CHIP_ENI/OChân Đa năng Vào/Ra & Ngoại vi CHIP_EN (General)
8GPIO3I/OChân Đa năng Vào/Ra & Ngoại vi GPIO3 (General)
9MTMSI/OChân Đa năng Vào/Ra & Ngoại vi MTMS (SWD/JTAG)
10MTDII/OChân Đa năng Vào/Ra & Ngoại vi MTDI (SWD/JTAG)
11VDD3P3_RTCPowerChân cấp nguồn dương (VDD3P3_RTC — 3.3V / 5.0V Standard Logic)
12MTCKI/OChân Đa năng Vào/Ra & Ngoại vi MTCK (SPI, SWD/JTAG)
13MTDOI/OChân Đa năng Vào/Ra & Ngoại vi MTDO (SPI, SWD/JTAG)
14GPIO8I/OChân Đa năng Vào/Ra & Ngoại vi GPIO8 (General)
15GPIO9I/OChân Đa năng Vào/Ra & Ngoại vi GPIO9 (General)
16GPIO10I/OChân Đa năng Vào/Ra & Ngoại vi GPIO10 (SPI)
17VDD3P3_CPUPowerChân cấp nguồn dương (VDD3P3_CPU — 3.3V / 5.0V Standard Logic)
18GPIO18I/OChân Đa năng Vào/Ra & Ngoại vi GPIO18 (General)
19U0RXDI/OChân Đa năng Vào/Ra & Ngoại vi U0RXD (UART)
20U0TXDI/OChân Đa năng Vào/Ra & Ngoại vi U0TXD (UART)
21VDDAPowerChân cấp nguồn dương (VDDA — 3.3V / 5.0V Standard Logic)
22XTAL_NI/OChân Đa năng Vào/Ra & Ngoại vi XTAL_N (RTC/CLK)
23XTAL_PI/OChân Đa năng Vào/Ra & Ngoại vi XTAL_P (RTC/CLK)
24VDDAPowerChân cấp nguồn dương (VDDA — 3.3V / 5.0V Standard Logic)
25GNDGNDChân Mass Tham chiếu (GND)
PIN 1 ANT
I/O
Chân Đa năng Vào/Ra & Ngoại vi ANT (General)
Lưu ý thiết kế: RFinputandoutput
Tinh chỉnh Mật độ Hàn IPC-7351B & Span C/G/Z

Trình Xem PDF Datasheet Trực Tiếp & Bản vẽ Kỹ thuật (6 Bản vẽ Chuẩn + 6 Hình Trích xuất)

Đọc trực tiếp tài liệu PDF Datasheet gốc ngay trên trang hoặc nhấn vào từng bản vẽ để phóng to toàn màn hình
Mở PDF Cửa sổ Riêng ↗Đọc PDF Datasheet (.pdf)
PDF VIEWERTài liệu Datasheet Chính hãng: ESP8684H2 (ESPRESSIF · QFN-24(4x4))
Cuộn trang, tìm kiếm từ khóa (Ctrl+F) hoặc phóng to trực tiếp trong khung PDF bên dưới
1. Ảnh 3D Thân Vỏ Thực tếREPRESENTATIVE
ESP8684H2 (QFN-24(4x4)) - 1. Ảnh 3D Thân Vỏ Thực tế
Mô hình khối 3D chi tiếtPhóng to ›
2. Sơ đồ Chân Chuẩn (Top View)CLEANROOM PINOUT
ESP8684H2 (QFN-24(4x4)) - 2. Sơ đồ Chân Chuẩn (Top View)
Đúng kiểu vỏ chuẩn (25 chân)Phóng to ›
3. Sơ đồ Chân PDF Gốc (Nguyên bản)PDF PINOUT
ESP8684H2 (QFN-24(4x4)) - 3. Sơ đồ Chân PDF Gốc (Nguyên bản)
Bản vẽ Pinout Datasheet không cắt nhỏPhóng to ›
4. Bản vẽ Kích thước Vỏ (D×E×A)PACKAGE DIMENSIONS
ESP8684H2 (QFN-24(4x4)) - 4. Bản vẽ Kích thước Vỏ (D×E×A)
QFN-24(4x4) · 4.00×4.00mm · Pitch 0.50mmPhóng to ›
5. Bản vẽ Footprint Khuyến nghịLAND PATTERN
ESP8684H2 (QFN-24(4x4)) - 5. Bản vẽ Footprint Khuyến nghị
IPC-7351B Land Pattern (25 Pads)Phóng to ›
6. Mạch Nguyên lý Ứng dụngSCHEMATIC
ESP8684H2 (QFN-24(4x4)) - 6. Mạch Nguyên lý Ứng dụng
Typical Application SchematicPhóng to ›
Thư viện Sơ đồ Chân & Bản vẽ Kỹ thuật Nguyên bản từ PDF Datasheet (6 hình · Trang 1/1)
Hiển thị hình 1–6 trên 6 hình nguyên bản (không cắt nhỏ mất chân) của dòng chip ESP8684
P36 · p36_fig01ĐÚNG KIỂU VỎ
ESP8684H2 (QFN-24(4x4)) — Figure 8: QFN24 (4×4 mm) Package
Figure 8: QFN24 (4×4 mm) Package
P1 · p01_fig01726×314px
ESP8684H2 (QFN-24(4x4)) — www.espressif.com
www.espressif.com
P2 · p02_fig011989×1742px
ESP8684H2 (QFN-24(4x4)) — Figure 1: Functional block diagram of ESP8684
Figure 1: Functional block diagram of ESP8684
P10 · p10_fig011217×1144px
ESP8684H2 (QFN-24(4x4)) — Figure 3: ESP8684 Pin Layout (Top View)
Figure 3: ESP8684 Pin Layout (Top View)
P10 · p10_fig02600×195px
ESP8684H2 (QFN-24(4x4)) — 4
4
P10 · p10_fig01P10
ESP8684H2 (QFN-24(4x4)) — Datasheet Page 10 (p10_fig01)
Datasheet Page 10 (p10_fig01)

Thông số Kỹ thuật & Chi tiết Linh kiện (ESP8684H2)

Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet (VI)
Linh kiện Điện tử & Kết nối Tiêu chuẩn
Mô tả chi tiết:ESP8684H2 (QFN-24(4x4)) là linh kiện điện tử & kết nối tiêu chuẩn 25 chân, kích thước bao hình cơ khí 4.00 × 4.00 × 1.00 mm (bước chân e = 0.50 mm). Hoạt động trong dải điện áp 1.8V ~ 5.5V (Theo Datasheet), dải nhiệt độ 40 °C to 125 °C, tích hợp giao thức Wi-Fi, Bluetooth / BLE, UART, SPI, I2C, ADC, PWM, JTAG / SWD, RTC/CLK, SWD/JTAG.
Điện áp nguồn hoạt độngV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
Cần tụ lọc Ceramic X7R 100nF + 10µF sát chân nguồn
Dải nhiệt độ làm việcT_A
40 °C to 125 °C
Chuẩn công nghiệp; T_J(max) = +125°C
Xung nhịp / Tần số hoạt độngf_CLK / f_RF
2.4 GHz
Trích xuất từ bảng thông số PDF gốc
Dòng điện & Công suất định mứcI_OUT / I_CC
500 mA
Tuân thủ giới hạn dòng từng chân
Kích thước Vỏ đóng gói (D × E × A)D × E × A
4.00 × 4.00 × 1.00 mm (A1=0.03 mm)
Họ đóng gói: QFN (QFN-24(4x4))
Số lượng chân & Bước chânN / e
24 Pins | Pitch e = 0.50 mm (19.7 mil)
Chuẩn hóa tọa độ Tâm-Tâm (Span C) theo IPC-7351B
Giao thức Ngoại vi Tích hợpBuses
Wi-Fi, Bluetooth / BLE, UART, SPI, I2C, ADC, PWM, JTAG / SWD, RTC/CLK, SWD/JTAG
Đồng bộ tự động với Sơ đồ chân & Ký hiệu nguyên lý
Tiêu chuẩn Hàn & Chống ẩmIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% kem hàn cửa sổ (Windowed Stencil) cho EPAD
Cảnh báo an toàn kỹ thuật: Cảnh báo chân Boot Strapping (GPIO0, MTDI, MTDO): Không gắn tụ/trở kéo sai mức logic khi cấp nguồn Reset.
Cảnh báo an toàn kỹ thuật: Đảm bảo vía tản nhiệt (Thermal Vias Ø0.3mm) nối thẳng xuống lớp GND Plane để hạ trở nhiệt RθJA.

Kiểm định 5 Chuẩn

Đánh giá tự động trước khi xuất file
5/5 PASS
IEEE-315 Symbol25 chân phân nhóm tự động
OK
IPC-7351B Land Pattern25 pads · Pitch 0.50mm
OK
IPC-7525 Kem hàn 60%EPAD 2.56×2.56mm chia cửa sổ
OK
DFM JLCPCB / PCBWayKhe hở Pad min: 0.25mm
OK
3D STEP AP214 & GLBKhớp gốc tọa độ (0,0,0)
OK

Xác nhận Mạch Thật & Đánh giá Kỹ thuật

Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet
5.00 PCB Verified

Kích thước Cơ khí & Land Pattern (QFN-24(4x4))

Trích xuất từ Datasheet & chuẩn hóa IPC-7351B
mm
Thân vỏ (D × E)Nominal
4.00 × 4.00 mm
Chiều cao (A) & Pitch (e)IPC-7351B
A=1.00mm · e=0.50mm
Kích thước Pad (W × L)Level B
0.28 × 0.80 mm
Số chân / Tổng số PadTopology
25P / 25Pad (QUAD_ROW)

BOM Ngoại vi Khuyến nghị & Mã IC Tương đương (Drop-in)

Linh kiện thụ động đi kèm theo sơ đồ nguyên lý tiêu chuẩn và các mã thay thế tương thích chân 1:1
DFM READY
Ký hiệu / Mã thay thếGiá trị / Kiểu vỏVai trò & Quy tắc Bố trí PCB (Layout Rule)
N/A
BOM
Theo mạch ứng dụng
QFN-24(4x4)
Đảm bảo bề rộng đường mạch phù hợp dòng định mức và tuân thủ khoảng cách cách điện IPC-2221.

Câu hỏi Kỹ thuật Thường gặp (FAQ) — ESP8684H2 (QFN-24(4x4))

Giải đáp nhanh về sơ đồ chân Pinout, kích thước Land Pattern IPC-7351B và định dạng tệp CAD
IPC-7351B / IEEE-315

Sơ đồ chân (Pinout) và thông số điện áp của ESP8684H2 (QFN-24(4x4)) như thế nào?

Linh kiện ESP8684H2 do ESPRESSIF sản xuất đóng gói kiểu QFN-24(4x4) gồm 25 chân với bước chân (pitch) 0.50 mm. Các chân tiêu biểu gồm: 1 (ANT: Chân Đa năng Vào/Ra & Ngoại vi ANT (General)), 2 (VDDA3P3: Chân cấp nguồn dương (VDDA3P3 — 3.3V / 5.0V Standard Logic)), 3 (VDDA3P3: Chân cấp nguồn dương (VDDA3P3 — 3.3V / 5.0V Standard Logic)), 4 (GPIO0: Chân Đa năng Vào/Ra & Ngoại vi GPIO0 (General)), 5 (GPIO1: Chân Đa năng Vào/Ra & Ngoại vi GPIO1 (General)), 6 (GPIO2: Chân Đa năng Vào/Ra & Ngoại vi GPIO2 (General)).

Kích thước Footprint chuẩn IPC-7351B của ESP8684H2 là bao nhiêu?

Theo bản vẽ cơ khí Datasheet và chuẩn hóa toán học IPC-7351B (Density Level B Nominal), thân vỏ ESP8684H2 (QFN-24(4x4)) có kích thước danh định 4.00 × 4.00 mm, bước chân e = 0.50 mm, tổng số 25 pad đồng kèm pad tản nhiệt trung tâm (EPAD) 2.56 × 2.56 mm chia lưới kem hàn 60% theo IPC-7525.

Tải thư viện KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) và mô hình 3D STEP cho ESP8684H2 ở đâu?

Bạn có thể tải trực tiếp và miễn phí (giấy phép mở CERN-OHL-P-2.0) toàn bộ gói thư viện CAD đã hậu kiểm của ESP8684H2 (ESPRESSIF, QFN-24(4x4)) ngay trên trang này, bao gồm: KiCad 8 Footprint (.kicad_mod), KiCad Schematic Symbol (.kicad_sym), Autodesk Fusion 360 / Eagle (.lbr), và mô hình 3D MCAD (.STEP AP214 & WebGL .GLB).

Phụ lục Tra cứu Tĩnh: Bảng Pinout (25 chân) & Liên kết Biến thể Họ ESP8684Mở rộng bảng tĩnh
Số Chân (Pin #)Tên Tín hiệu (Signal Name)Loại Điện học (Type)Mô tả Chức năng & Lưu ý Thiết kế Mạch
1ANTRF_50OhmChân tín hiệu ANT (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): ANT. Giao thức hỗ trợ: General.
2VDDA3P3Power_InChân cấp nguồn dương (VDDA3P3) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
3VDDA3P3Power_InChân cấp nguồn dương (VDDA3P3) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
4GPIO0Digital_IOChân tín hiệu GPIO0 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GPIO0. Giao thức hỗ trợ: General.
5GPIO1Digital_IOChân tín hiệu GPIO1 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GPIO1. Giao thức hỗ trợ: General.
6GPIO2Digital_IOChân tín hiệu GPIO2 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GPIO2. Giao thức hỗ trợ: General.
7CHIP_ENDigital_IOChân tín hiệu CHIP_EN (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): CHIP_EN. Giao thức hỗ trợ: General.
8GPIO3Digital_IOChân tín hiệu GPIO3 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GPIO3. Giao thức hỗ trợ: General.
9MTMSDigital_IOChân tín hiệu MTMS (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): MTMS. Giao thức hỗ trợ: SWD/JTAG.
10MTDIDigital_IOChân tín hiệu MTDI (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): MTDI. Giao thức hỗ trợ: SWD/JTAG.
11VDD3P3_RTCPower_InChân cấp nguồn dương (VDD3P3_RTC) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
12MTCKDigital_IOChân tín hiệu MTCK (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GPIO6, FSPICLK. Giao thức hỗ trợ: SPI, SWD/JTAG.
13MTDODigital_IOChân tín hiệu MTDO (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GPIO7, FSPID. Giao thức hỗ trợ: SPI, SWD/JTAG.
14GPIO8Digital_IOChân tín hiệu GPIO8 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GPIO8. Giao thức hỗ trợ: General.
15GPIO9Digital_IOChân tín hiệu GPIO9 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GPIO9. Giao thức hỗ trợ: General.
16GPIO10Digital_IOChân tín hiệu GPIO10 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): FSPICS0. Giao thức hỗ trợ: SPI.
17VDD3P3_CPUPower_InChân cấp nguồn dương (VDD3P3_CPU) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
18GPIO18Digital_IOChân tín hiệu GPIO18 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GPIO18. Giao thức hỗ trợ: General.
19U0RXDDigital_IOChân tín hiệu U0RXD (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GPIO19. Giao thức hỗ trợ: UART.
20U0TXDDigital_IOChân tín hiệu U0TXD (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): GPIO20. Giao thức hỗ trợ: UART.
21VDDAPower_InChân cấp nguồn dương (VDDA) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
22XTAL_NDigital_IOChân tín hiệu XTAL_N (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): XTAL_N. Giao thức hỗ trợ: RTC/CLK.
23XTAL_PDigital_IOChân tín hiệu XTAL_P (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): XTAL_P. Giao thức hỗ trợ: RTC/CLK.
24VDDAPower_InChân cấp nguồn dương (VDDA) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
25GNDGNDChân nối đất (GND — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
Khám pháLinh kiệnKiểu vỏHãng SXNạp PDF