ChipDocs.org
⌘K
2284 部品PDFアップロード
ESP8684H2 (QFN-24(4x4)) — Symbol, Footprint IPC-7351B & 3D STEP Model

ESP8684H2

ESPRESSIFID: C2922574QFN-24(4x4) · 25 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · ESP8684H2 (QFN-24(4x4))1ANT2VDDA3P33VDDA3P34GPIO05GPIO16GPIO27CHIP_EN8GPIO39MTMS10MTDI11VDD3P3_RTC12MTCK13MTDO25GND24VDDA23XTAL_P22XTAL_N21VDDA20U0TXD19U0RXD18GPIO1817VDD3P3_CPU16GPIO1015GPIO914GPIO8Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.222.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9mm
2. 2Dフットプリント
12345678910111213141516171819202122232425E=4.00mm · Pitch e=0.50mmD=4.00mm-4-3-2-10123443210-1-2-3-4mm
3. 3Dモデル
パッケージ外形: 4.00mm × 4.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (25/25)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1ANTI/OマルチプレクスI/O・ペリフェラル端子 ANT (General)
2VDDA3P3Power電源供給入力 (VDDA3P3 — 3.3V / 5.0V Standard Logic)
3VDDA3P3Power電源供給入力 (VDDA3P3 — 3.3V / 5.0V Standard Logic)
4GPIO0I/OマルチプレクスI/O・ペリフェラル端子 GPIO0 (General)
5GPIO1I/OマルチプレクスI/O・ペリフェラル端子 GPIO1 (General)
6GPIO2I/OマルチプレクスI/O・ペリフェラル端子 GPIO2 (General)
7CHIP_ENI/OマルチプレクスI/O・ペリフェラル端子 CHIP_EN (General)
8GPIO3I/OマルチプレクスI/O・ペリフェラル端子 GPIO3 (General)
9MTMSI/OマルチプレクスI/O・ペリフェラル端子 MTMS (SWD/JTAG)
10MTDII/OマルチプレクスI/O・ペリフェラル端子 MTDI (SWD/JTAG)
11VDD3P3_RTCPower電源供給入力 (VDD3P3_RTC — 3.3V / 5.0V Standard Logic)
12MTCKI/OマルチプレクスI/O・ペリフェラル端子 MTCK (SPI, SWD/JTAG)
13MTDOI/OマルチプレクスI/O・ペリフェラル端子 MTDO (SPI, SWD/JTAG)
14GPIO8I/OマルチプレクスI/O・ペリフェラル端子 GPIO8 (General)
15GPIO9I/OマルチプレクスI/O・ペリフェラル端子 GPIO9 (General)
16GPIO10I/OマルチプレクスI/O・ペリフェラル端子 GPIO10 (SPI)
17VDD3P3_CPUPower電源供給入力 (VDD3P3_CPU — 3.3V / 5.0V Standard Logic)
18GPIO18I/OマルチプレクスI/O・ペリフェラル端子 GPIO18 (General)
19U0RXDI/OマルチプレクスI/O・ペリフェラル端子 U0RXD (UART)
20U0TXDI/OマルチプレクスI/O・ペリフェラル端子 U0TXD (UART)
21VDDAPower電源供給入力 (VDDA — 3.3V / 5.0V Standard Logic)
22XTAL_NI/OマルチプレクスI/O・ペリフェラル端子 XTAL_N (RTC/CLK)
23XTAL_PI/OマルチプレクスI/O・ペリフェラル端子 XTAL_P (RTC/CLK)
24VDDAPower電源供給入力 (VDDA — 3.3V / 5.0V Standard Logic)
25GNDGNDグラウンド基準端子 (GND)
PIN 1 ANT
I/O
マルチプレクスI/O・ペリフェラル端子 ANT (General)
設計上の注意点: RFinputandoutput
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 6 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: ESP8684H2 (ESPRESSIF · QFN-24(4x4))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
ESP8684H2 (QFN-24(4x4)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
ESP8684H2 (QFN-24(4x4)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (25ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
ESP8684H2 (QFN-24(4x4)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
ESP8684H2 (QFN-24(4x4)) - 4. パッケージ外形寸法図 (D×E×A)
QFN-24(4x4) · 4.00×4.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
ESP8684H2 (QFN-24(4x4)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (25 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
ESP8684H2 (QFN-24(4x4)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (6 点 · 1/1 ページ)
ESP8684 シリーズの切り抜きなし原本図面 6 点中 1–6 点目を表示
P36 · p36_fig01パッケージ完全一致
ESP8684H2 (QFN-24(4x4)) — Figure 8: QFN24 (4×4 mm) Package
Figure 8: QFN24 (4×4 mm) Package
P1 · p01_fig01726×314px
ESP8684H2 (QFN-24(4x4)) — www.espressif.com
www.espressif.com
P2 · p02_fig011989×1742px
ESP8684H2 (QFN-24(4x4)) — Figure 1: Functional block diagram of ESP8684
Figure 1: Functional block diagram of ESP8684
P10 · p10_fig011217×1144px
ESP8684H2 (QFN-24(4x4)) — Figure 3: ESP8684 Pin Layout (Top View)
Figure 3: ESP8684 Pin Layout (Top View)
P10 · p10_fig02600×195px
ESP8684H2 (QFN-24(4x4)) — 4
4
P10 · p10_fig01P10
ESP8684H2 (QFN-24(4x4)) — Datasheet Page 10 (p10_fig01)
Datasheet Page 10 (p10_fig01)

電気仕様 & 部品詳細スペック (ESP8684H2)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:ESP8684H2 (QFN-24(4x4)) は 24 ピンの標準電子部品・コネクタで、パッケージ外形は 4.00 × 4.00 × 1.00 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 40 °C to 125 °C、Wi-Fi, Bluetooth / BLE, UART, SPI, I2C, ADC, PWM, JTAG / SWD, RTC/CLK, SWD/JTAG インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
40 °C to 125 °C
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
2.4 GHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
500 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
4.00 × 4.00 × 1.00 mm (A1=0.03 mm)
パッケージ系列: QFN (QFN-24(4x4))
ピン数・リードピッチN / e
24 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
Wi-Fi, Bluetooth / BLE, UART, SPI, I2C, ADC, PWM, JTAG / SWD, RTC/CLK, SWD/JTAG
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: ブートストラップピン注意 (GPIO0, MTDI, MTDO)：リセット解除時の論理レベルを乱す外部プルアップ/ダウンを避けてください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル25 ピン自動バス分類
OK
IPC-7351B フットプリント25 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口EPAD 2.56×2.56mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (QFN-24(4x4))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
4.00 × 4.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.00mm · e=0.50mm
パッド寸法 (W × L)Level B
0.28 × 0.80 mm
ピン数 / 総パッド数Topology
25P / 25Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
QFN-24(4x4)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — ESP8684H2 (QFN-24(4x4))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

ESP8684H2 (QFN-24(4x4)) のピン配置 (Pinout) および電源電圧仕様は？

ESPRESSIF 製 ESP8684H2 (QFN-24(4x4) パッケージ) は全 25 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (ANT: マルチプレクスI/O・ペリフェラル端子 ANT (General)), 2 (VDDA3P3: 電源供給入力 (VDDA3P3 — 3.3V / 5.0V Standard Logic)), 3 (VDDA3P3: 電源供給入力 (VDDA3P3 — 3.3V / 5.0V Standard Logic)), 4 (GPIO0: マルチプレクスI/O・ペリフェラル端子 GPIO0 (General)), 5 (GPIO1: マルチプレクスI/O・ペリフェラル端子 GPIO1 (General)), 6 (GPIO2: マルチプレクスI/O・ペリフェラル端子 GPIO2 (General))。

ESP8684H2 の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、ESP8684H2 (QFN-24(4x4)) の本体外形は 4.00 × 4.00 mm、ピッチ e = 0.50 mm、合計 25 パッドで構成されています（中央放熱パッド EPAD 2.56 × 2.56 mm、IPC-7525 60% 開口ペーストマスク付き）。

ESP8684H2 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの ESP8684H2 (ESPRESSIF, QFN-24(4x4)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (25 ピン) & ESP8684 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1ANTRF_50Ohm信号端子 ANT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: ANT。対応バス/インターフェース: General。
2VDDA3P3Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDA3P3、最大定格: 5.5V) です。
3VDDA3P3Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDA3P3、最大定格: 5.5V) です。
4GPIO0Digital_IO信号端子 GPIO0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO0。対応バス/インターフェース: General。
5GPIO1Digital_IO信号端子 GPIO1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO1。対応バス/インターフェース: General。
6GPIO2Digital_IO信号端子 GPIO2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO2。対応バス/インターフェース: General。
7CHIP_ENDigital_IO信号端子 CHIP_EN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CHIP_EN。対応バス/インターフェース: General。
8GPIO3Digital_IO信号端子 GPIO3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO3。対応バス/インターフェース: General。
9MTMSDigital_IO信号端子 MTMS（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MTMS。対応バス/インターフェース: SWD/JTAG。
10MTDIDigital_IO信号端子 MTDI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: MTDI。対応バス/インターフェース: SWD/JTAG。
11VDD3P3_RTCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD3P3_RTC、最大定格: 5.5V) です。
12MTCKDigital_IO信号端子 MTCK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO6, FSPICLK。対応バス/インターフェース: SPI, SWD/JTAG。
13MTDODigital_IO信号端子 MTDO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO7, FSPID。対応バス/インターフェース: SPI, SWD/JTAG。
14GPIO8Digital_IO信号端子 GPIO8（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO8。対応バス/インターフェース: General。
15GPIO9Digital_IO信号端子 GPIO9（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO9。対応バス/インターフェース: General。
16GPIO10Digital_IO信号端子 GPIO10（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: FSPICS0。対応バス/インターフェース: SPI。
17VDD3P3_CPUPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD3P3_CPU、最大定格: 5.5V) です。
18GPIO18Digital_IO信号端子 GPIO18（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO18。対応バス/インターフェース: General。
19U0RXDDigital_IO信号端子 U0RXD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO19。対応バス/インターフェース: UART。
20U0TXDDigital_IO信号端子 U0TXD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: GPIO20。対応バス/インターフェース: UART。
21VDDAPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDA、最大定格: 5.5V) です。
22XTAL_NDigital_IO信号端子 XTAL_N（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XTAL_N。対応バス/インターフェース: RTC/CLK。
23XTAL_PDigital_IO信号端子 XTAL_P（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XTAL_P。対応バス/インターフェース: RTC/CLK。
24VDDAPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDDA、最大定格: 5.5V) です。
25GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
探索部品パッケージメーカーアップロード