![CH445P (QFN-16(3x3)) — D 6 =a] 7 1 a a TEE.](/api/v1/assets/C2683595/extracted/figures/p17_fig01.png)
![CH445P (QFN-16(3x3)) — 8.4. QFN16-3*3 [MSOP-10]](/api/v1/assets/C87711/extracted/package_dimensions.png)
SC-70-6(SOT-363) · 6P
IPC-7351B
6P2.0×1.2×0.95mmP=0.65mm
CH445 / CH448 / CH440 (SC-70-6(SOT-363))
Synchronisierte Pinbelegung (Symbol / 2D / 3D) (17/17)
Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben| Pin | Symbol | Typ | Funktionsbeschreibung (DE) |
|---|---|---|---|
| 1 | IN | I/O | Multiplex-I/O- & Peripherie-Pin IN (General) |
| 2 | S1A S1B 、 、 S1C S1D 、 | I/O | Multiplex-I/O- & Peripherie-Pin S1A S1B 、 、 S1C S1D 、 (General) |
| 3 | S2A S2B 、 、 S2C S2D 、 | I/O | Multiplex-I/O- & Peripherie-Pin S2A S2B 、 、 S2C S2D 、 (General) |
| 4 | DA DB 、 、 DC DD 、 | I/O | Multiplex-I/O- & Peripherie-Pin DA DB 、 、 DC DD 、 (General) |
| 5 | S1A S1B 、 、 S1C S1D 、 | I/O | Multiplex-I/O- & Peripherie-Pin S1A S1B 、 、 S1C S1D 、 (General) |
| 6 | S2A S2B 、 、 S2C S2D 、 | I/O | Multiplex-I/O- & Peripherie-Pin S2A S2B 、 、 S2C S2D 、 (General) |
| 7 | DA DB 、 、 DC DD 、 | I/O | Multiplex-I/O- & Peripherie-Pin DA DB 、 、 DC DD 、 (General) |
| 8 | GND | GND | Masseanschluss (GND) |
| 9 | DA DB 、 、 DC DD 、 | I/O | Multiplex-I/O- & Peripherie-Pin DA DB 、 、 DC DD 、 (General) |
| 10 | S2A S2B 、 、 S2C S2D 、 | I/O | Multiplex-I/O- & Peripherie-Pin S2A S2B 、 、 S2C S2D 、 (General) |
| 11 | S1A S1B 、 、 S1C S1D 、 | I/O | Multiplex-I/O- & Peripherie-Pin S1A S1B 、 、 S1C S1D 、 (General) |
| 12 | DA DB 、 、 DC DD 、 | I/O | Multiplex-I/O- & Peripherie-Pin DA DB 、 、 DC DD 、 (General) |
| 13 | S2A S2B 、 、 S2C S2D 、 | I/O | Multiplex-I/O- & Peripherie-Pin S2A S2B 、 、 S2C S2D 、 (General) |
| 14 | S1A S1B 、 、 S1C S1D 、 | I/O | Multiplex-I/O- & Peripherie-Pin S1A S1B 、 、 S1C S1D 、 (General) |
| 15 | EN# | I/O | Multiplex-I/O- & Peripherie-Pin EN# (General) |
| 16 | VCC | Power | Versorgungsspannungseingang (VCC — 3.3V / 5.0V Standard Logic) |
| 17 | GND | GND | Masseanschluss (GND) |
PIN 1 IN
I/OMultiplex-I/O- & Peripherie-Pin IN (General)
Designhinweis: 二选 一模拟开关选择输入 ： 高电平选择2#端（S2x） ；低电平选择1#端（S1x）
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator
Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 12 Extrahierte Abbildungen)
Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern1. Reales 3D-GehäusemodellREPRESENTATIVE
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
Konforme Pinanordnung (17 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
QFN-16(3x3) · 3.00×3.00mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
IPC-7351B Land Pattern (17 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (12 Abb. · Seite 1/1)
Zeige 1–12 von 12 unbeschnittenen Originalzeichnungen für CH445 / CH448 / CH440
P13 · p13_fig01EXAKTES GEHÄUSE
P13 · p13_fig02EXAKTES GEHÄUSE
P2 · p02_fig011491×1615px
P2 · p02_fig01P2
P3 · p03_fig011729×2206px
P9 · p09_fig011725×2761px
P9 · p09_fig01P9
P11 · p11_fig011506×749px
P11 · p11_fig021543×684px
P17 · p17_fig011210×1387px
P14 · p14_fig021341×1017px
P15 · p15_fig011210×1386px
Elektrische Spezifikationen & Bauteildetails (CH445P)
Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)Detaillierte Übersicht:CH445P (QFN-16(3x3)) ist ein 16-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 3.00 × 3.00 × 1.00 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und USB Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
550
MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
3.00 × 3.00 × 1.00 mm (A1=0.03 mm)
Gehäusefamilie: QFN (QFN-16(3x3))
Pinanzahl & RastermaßN / e
16 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
USB
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.
5-Punkte-Industriestandardprüfung
Automatische Geometrie- und Regelprüfung vor dem DateiexportIEEE-315 Symbol17 Pins automatisch nach Bussen gruppiert
IPC-7351B Footprint17 Pads · Raster 0.50mm
IPC-7525 60% LotpastenfensterEPAD 1.70×1.70mm Gitterteilung
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
Praxisverifikation & Ingenieurbewertungen
Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen5.00 PCB Verified
IPC-7351B
Wählen Sie eine andere Gehäusevariante oder Teilenummer aus demselben DatenblattVerwandte Bauteile derselben Chipfamilie — CH445 / CH448 / CH440 (10)
DFN-6(1.2x1.2) · 7P
IPC-7351B
7P1.2×1.2×1.00mmP=0.4mm
CH445 / CH448 / CH440 (DFN-6(1.2x1.2))
MSOP-10 · 10P
MSOP-10 · 10P
SOP-16 · 16P
TSSOP-16 · 16P
TSSOP-16 · 16P
QFN-16(3x3) · 17P
QSOP-24 · 24P
QFN-24-EP(4x4) · 25P
IPC-7351B
25P4.0×4.0×1.00mmP=0.5mm
CH445 / CH448 / CH440 (QFN-24-EP(4x4))
Mechanische Abmessungen & Land Pattern (QFN-16(3x3))
Aus dem Datenblatt extrahiert & nach IPC-7351B normiertGehäusekörper (D × E)Nominal
3.00 × 3.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=1.00mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.29 × 0.77 mm
Pins / Gesamt-PadsTopology
17P / 17Pad (QUAD_ROW)
Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)
Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen| Bauteilbezeichner / Ersatz-MPN | Wert / Gehäuse | Funktion & PCB-Layout-Regel |
|---|---|---|
| N/A BOM | Gemäß Applikationsschaltung QFN-16(3x3) | Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten. |
Häufig gestellte technische Fragen (FAQ) — CH445P (QFN-16(3x3))
Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-ExportformatenWie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH445P (QFN-16(3x3))?
Das Bauteil CH445P von WCH im QFN-16(3x3)-Gehäuse besitzt 17 Pins mit einem Rastermaß (Pitch) von 0.50 mm. Wichtige Pins: 1 (IN: Multiplex-I/O- & Peripherie-Pin IN (General)), 2 (S1A S1B 、 、 S1C S1D 、: Multiplex-I/O- & Peripherie-Pin S1A S1B 、 、 S1C S1D 、 (General)), 3 (S2A S2B 、 、 S2C S2D 、: Multiplex-I/O- & Peripherie-Pin S2A S2B 、 、 S2C S2D 、 (General)), 4 (DA DB 、 、 DC DD 、: Multiplex-I/O- & Peripherie-Pin DA DB 、 、 DC DD 、 (General)), 5 (S1A S1B 、 、 S1C S1D 、: Multiplex-I/O- & Peripherie-Pin S1A S1B 、 、 S1C S1D 、 (General)), 6 (S2A S2B 、 、 S2C S2D 、: Multiplex-I/O- & Peripherie-Pin S2A S2B 、 、 S2C S2D 、 (General)).
Welche IPC-7351B Land-Pattern-Abmessungen hat der CH445P?
Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH445P (QFN-16(3x3)) 3.00 × 3.00 mm bei einem Pitch e = 0.50 mm und 17 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 1.70 × 1.70 mm mit 60% Pastenfenster nach IPC-7525.
Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH445P heruntergeladen werden?
Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH445P (WCH, QFN-16(3x3)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.
Statischer Referenzanhang: Pinbelegungstabelle (17 Pins) & CH445 / CH448 / CH440 VariantenStatische Tabelle aufklappen
| Pin-Nr. | Signalname | Elektrischer Typ | Funktionsbeschreibung & Schaltungshinweise |
|---|---|---|---|
| 1 | IN | Digital_IO | Signalanschluss IN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: IN. Unterstützte Bus-Schnittstellen: General. |
| 2 | S1A S1B 、 、 S1C S1D 、 | Digital_IO | Signalanschluss S1A S1B 、 、 S1C S1D 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: S1A S1B 、 、 S1C S1D 、. Unterstützte Bus-Schnittstellen: General. |
| 3 | S2A S2B 、 、 S2C S2D 、 | Digital_IO | Signalanschluss S2A S2B 、 、 S2C S2D 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: S2A S2B 、 、 S2C S2D 、. Unterstützte Bus-Schnittstellen: General. |
| 4 | DA DB 、 、 DC DD 、 | Digital_IO | Signalanschluss DA DB 、 、 DC DD 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DA DB 、 、 DC DD 、. Unterstützte Bus-Schnittstellen: General. |
| 5 | S1A S1B 、 、 S1C S1D 、 | Digital_IO | Signalanschluss S1A S1B 、 、 S1C S1D 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: S1A S1B 、 、 S1C S1D 、. Unterstützte Bus-Schnittstellen: General. |
| 6 | S2A S2B 、 、 S2C S2D 、 | Digital_IO | Signalanschluss S2A S2B 、 、 S2C S2D 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: S2A S2B 、 、 S2C S2D 、. Unterstützte Bus-Schnittstellen: General. |
| 7 | DA DB 、 、 DC DD 、 | Digital_IO | Signalanschluss DA DB 、 、 DC DD 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DA DB 、 、 DC DD 、. Unterstützte Bus-Schnittstellen: General. |
| 8 | GND | GND | Elektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke. |
| 9 | DA DB 、 、 DC DD 、 | Digital_IO | Signalanschluss DA DB 、 、 DC DD 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DA DB 、 、 DC DD 、. Unterstützte Bus-Schnittstellen: General. |
| 10 | S2A S2B 、 、 S2C S2D 、 | Digital_IO | Signalanschluss S2A S2B 、 、 S2C S2D 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: S2A S2B 、 、 S2C S2D 、. Unterstützte Bus-Schnittstellen: General. |
| 11 | S1A S1B 、 、 S1C S1D 、 | Digital_IO | Signalanschluss S1A S1B 、 、 S1C S1D 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: S1A S1B 、 、 S1C S1D 、. Unterstützte Bus-Schnittstellen: General. |
| 12 | DA DB 、 、 DC DD 、 | Digital_IO | Signalanschluss DA DB 、 、 DC DD 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DA DB 、 、 DC DD 、. Unterstützte Bus-Schnittstellen: General. |
| 13 | S2A S2B 、 、 S2C S2D 、 | Digital_IO | Signalanschluss S2A S2B 、 、 S2C S2D 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: S2A S2B 、 、 S2C S2D 、. Unterstützte Bus-Schnittstellen: General. |
| 14 | S1A S1B 、 、 S1C S1D 、 | Digital_IO | Signalanschluss S1A S1B 、 、 S1C S1D 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: S1A S1B 、 、 S1C S1D 、. Unterstützte Bus-Schnittstellen: General. |
| 15 | EN# | Digital_IO | Signalanschluss EN# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: EN#. Unterstützte Bus-Schnittstellen: General. |
| 16 | VCC | Power_In | Positiver Versorgungseingang (VCC) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 17 | GND | GND | Elektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke. |