CH443L (DFN-6(1.2x1.2)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH443L

WCHID: C54973458DFN-6(1.2x1.2) · 7 Pins · Pitch 0.40mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · CH443L (DFN-6(1.2x1.2))1IN2S1A S1B 、 、 3S2A S2B 、 、 4DA DB 、 、 DC7DA DB 、 、 DC6S2A S2B 、 、 5S1A S1B 、 、 Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.210.25.10-5.1-10.2mm
2. 2D-FOOTPRINT
1234567E=1.20mm · Pitch e=0.40mmD=1.20mm-2-10123210-1-2mm
3. 3D-MODELL
Gehäusekörper: 1.20mm × 1.20mm · Raster: 0.40mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (7/7)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1INI/OMultiplex-I/O- & Peripherie-Pin IN (General)
2S1A S1B 、 、 S1C S1D 、I/OMultiplex-I/O- & Peripherie-Pin S1A S1B 、 、 S1C S1D 、 (General)
3S2A S2B 、 、 S2C S2D 、I/OMultiplex-I/O- & Peripherie-Pin S2A S2B 、 、 S2C S2D 、 (General)
4DA DB 、 、 DC DD 、I/OMultiplex-I/O- & Peripherie-Pin DA DB 、 、 DC DD 、 (General)
5S1A S1B 、 、 S1C S1D 、I/OMultiplex-I/O- & Peripherie-Pin S1A S1B 、 、 S1C S1D 、 (General)
6S2A S2B 、 、 S2C S2D 、I/OMultiplex-I/O- & Peripherie-Pin S2A S2B 、 、 S2C S2D 、 (General)
7DA DB 、 、 DC DD 、I/OMultiplex-I/O- & Peripherie-Pin DA DB 、 、 DC DD 、 (General)
PIN 1 IN
I/O
Multiplex-I/O- & Peripherie-Pin IN (General)
Designhinweis: 二选 一模拟开关选择输入 : 高电平选择2#端(S2x) ;低电平选择1#端(S1x)
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 10 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: CH443L (WCH · DFN-6(1.2x1.2))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
CH443L (DFN-6(1.2x1.2)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
CH443L (DFN-6(1.2x1.2)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (7 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
CH443L (DFN-6(1.2x1.2)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
CH443L (DFN-6(1.2x1.2)) - 4. Gehäuseabmessungen (D×E×A)
DFN-6(1.2x1.2) · 1.20×1.20mm · Raster 0.40mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
CH443L (DFN-6(1.2x1.2)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (7 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
CH443L (DFN-6(1.2x1.2)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (10 Abb. · Seite 1/1)
Zeige 1–10 von 10 unbeschnittenen Originalzeichnungen für CH445 / CH448 / CH440
P2 · p02_fig011491×1615px
CH443L (DFN-6(1.2x1.2)) — 3、引脚排列
3、引脚排列
P2 · p02_fig01P2
CH443L (DFN-6(1.2x1.2)) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P3 · p03_fig011729×2206px
CH443L (DFN-6(1.2x1.2)) — 2、QFN 或DFN 封装的底板标示为0#引脚,对于CH448F 是必要连接。 3、CH442Q 与CH9442Q 引脚兼容,CH9442Q 支持Type-C 充电口USB 信号,耐压28V。 4、原型号CH440E 已用新型号CH442E 代替,引脚和功能相同。 5、CH340K 为盘装,每盘整包装数量为3000 只。 6、CH442Q、CH340K、CH443L 封装体积较小,正面印字仅有代号42、43、43 而不含全部型号。 | 4、引脚定义 | 4.1. CH340G
2、QFN 或DFN 封装的底板标示为0#引脚,对于CH448F 是必要连接。 3、CH442Q 与CH9442Q 引脚兼容,CH9442Q 支持Type-C 充电口USB 信号,耐压28V。 4、原型号CH440E 已用新型号CH442E 代替,引脚和功能相同。 5、CH340K 为盘装,每盘整包装数量为3000 只。 6、CH442Q、CH340K、CH443L 封装体积较小,正面印字仅有代号42、43、43 而不含全部型号。 | 4、引脚定义 | 4.1. CH340G
P9 · p09_fig011725×2761px
CH443L (DFN-6(1.2x1.2)) — CH440/CH442/CH443/CH444/CH445/CH448 手册 9 | 6.3. 额定5V 芯片电气参数@3.3V(测试条件:TA=25℃,VCC=VDD=3.3V,不含CH445) | 6.4. 额定5V 芯片模拟开关时序参数(测试条件:TA=25℃,VCC=VDD=5V,VANA=0V,不含CH445) | 名称 参数说明 最小值 典型值 最大值 单位 CIN 数字输入引脚电容,F=1MHz 4 8 pF | COFF CH448 开关关闭时模拟信号引脚电容
CH440/CH442/CH443/CH444/CH445/CH448 手册 9 | 6.3. 额定5V 芯片电气参数@3.3V(测试条件:TA=25℃,VCC=VDD=3.3V,不含CH445) | 6.4. 额定5V 芯片模拟开关时序参数(测试条件:TA=25℃,VCC=VDD=5V,VANA=0V,不含CH445) | 名称 参数说明 最小值 典型值 最大值 单位 CIN 数字输入引脚电容,F=1MHz 4 8 pF | COFF CH448 开关关闭时模拟信号引脚电容
P9 · p09_fig01P9
CH443L (DFN-6(1.2x1.2)) — Datasheet Page 9 (p09_fig01)
Datasheet Page 9 (p09_fig01)
P10 · p10_fig011704×2198px
CH443L (DFN-6(1.2x1.2)) — 6.5. 额定3.3V 芯片电气参数@3.3V(测试条件:TA=25℃,VCC=3.3V,仅CH445)
6.5. 额定3.3V 芯片电气参数@3.3V(测试条件:TA=25℃,VCC=3.3V,仅CH445)
P11 · p11_fig011506×749px
CH443L (DFN-6(1.2x1.2)) — VCOM(V) 6.8.2 CH445 的模拟开关导通电阻RON 与模拟信号电压VCOM 的相关性(TA=25℃) RON (Ω)
VCOM(V) 6.8.2 CH445 的模拟开关导通电阻RON 与模拟信号电压VCOM 的相关性(TA=25℃) RON (Ω)
P11 · p11_fig021543×684px
CH443L (DFN-6(1.2x1.2)) — VCOM(V)
VCOM(V)
P17 · p17_fig011210×1387px
CH443L (DFN-6(1.2x1.2)) — D 6 =a] 7 1 a a TEE.
D 6 =a] 7 1 a a TEE.
P17 · p17_fig01P17
CH443L (DFN-6(1.2x1.2)) — Datasheet Page 17 (p17_fig01)
Datasheet Page 17 (p17_fig01)

Elektrische Spezifikationen & Bauteildetails (CH443L)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:CH443L (DFN-6(1.2x1.2)) ist ein 6-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 1.20 × 1.20 × 1.00 mm (Pin-Raster e = 0.40 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und USB Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
550 MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
1.20 × 1.20 × 1.00 mm (A1=0.03 mm)
Gehäusefamilie: DFN (DFN-6(1.2x1.2))
Pinanzahl & RastermaßN / e
6 Pins | Pitch e = 0.40 mm (15.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
USB
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol7 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint7 Pads · Raster 0.40mm
OK
IPC-7525 60% LotpastenfensterReflow 1:1 Standard
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (DFN-6(1.2x1.2))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
1.20 × 1.20 mm
Höhe (A) & Raster (e)IPC-7351B
A=1.00mm · e=0.40mm
Pad-Abmessungen (W × L)Level B
0.20 × 0.42 mm
Pins / Gesamt-PadsTopology
7P / 7Pad (DUAL_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
DFN-6(1.2x1.2)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — CH443L (DFN-6(1.2x1.2))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH443L (DFN-6(1.2x1.2))?

Das Bauteil CH443L von WCH im DFN-6(1.2x1.2)-Gehäuse besitzt 7 Pins mit einem Rastermaß (Pitch) von 0.40 mm. Wichtige Pins: 1 (IN: Multiplex-I/O- & Peripherie-Pin IN (General)), 2 (S1A S1B 、 、 S1C S1D 、: Multiplex-I/O- & Peripherie-Pin S1A S1B 、 、 S1C S1D 、 (General)), 3 (S2A S2B 、 、 S2C S2D 、: Multiplex-I/O- & Peripherie-Pin S2A S2B 、 、 S2C S2D 、 (General)), 4 (DA DB 、 、 DC DD 、: Multiplex-I/O- & Peripherie-Pin DA DB 、 、 DC DD 、 (General)), 5 (S1A S1B 、 、 S1C S1D 、: Multiplex-I/O- & Peripherie-Pin S1A S1B 、 、 S1C S1D 、 (General)), 6 (S2A S2B 、 、 S2C S2D 、: Multiplex-I/O- & Peripherie-Pin S2A S2B 、 、 S2C S2D 、 (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der CH443L?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH443L (DFN-6(1.2x1.2)) 1.20 × 1.20 mm bei einem Pitch e = 0.40 mm und 7 Kupfer-Pads.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH443L heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH443L (WCH, DFN-6(1.2x1.2)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (7 Pins) & CH445 / CH448 / CH440 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1INDigital_IOSignalanschluss IN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: IN. Unterstützte Bus-Schnittstellen: General.
2S1A S1B 、 、 S1C S1D 、Digital_IOSignalanschluss S1A S1B 、 、 S1C S1D 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: S1A S1B 、 、 S1C S1D 、. Unterstützte Bus-Schnittstellen: General.
3S2A S2B 、 、 S2C S2D 、Digital_IOSignalanschluss S2A S2B 、 、 S2C S2D 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: S2A S2B 、 、 S2C S2D 、. Unterstützte Bus-Schnittstellen: General.
4DA DB 、 、 DC DD 、Digital_IOSignalanschluss DA DB 、 、 DC DD 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DA DB 、 、 DC DD 、. Unterstützte Bus-Schnittstellen: General.
5S1A S1B 、 、 S1C S1D 、Digital_IOSignalanschluss S1A S1B 、 、 S1C S1D 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: S1A S1B 、 、 S1C S1D 、. Unterstützte Bus-Schnittstellen: General.
6S2A S2B 、 、 S2C S2D 、Digital_IOSignalanschluss S2A S2B 、 、 S2C S2D 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: S2A S2B 、 、 S2C S2D 、. Unterstützte Bus-Schnittstellen: General.
7DA DB 、 、 DC DD 、Digital_IOSignalanschluss DA DB 、 、 DC DD 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DA DB 、 、 DC DD 、. Unterstützte Bus-Schnittstellen: General.