CH440R (TSSOP-16) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH440R

WCHID: C282323TSSOP-16 · 16 Pins · Pitch 0.65mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · CH440R (TSSOP-16)1IN2S1A S1B 、 、 3S2A S2B 、 、 4DA DB 、 、 DC5S1A S1B 、 、 6S2A S2B 、 、 7DA DB 、 、 DC8GND16VCC15EN#14S1A S1B 、 、 13S2A S2B 、 、 12DA DB 、 、 DC11S1A S1B 、 、 10S2A S2B 、 、 9DA DB 、 、 DCGrid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.215.210.25.10-5.1-10.2-15.2mm
2. 2D-FOOTPRINT
12345678910111213141516E=4.40mm · Pitch e=0.65mmD=5.00mm-5-4-3-2-101234543210-1-2-3-4mm
3. 3D-MODELL
Gehäusekörper: 4.40mm × 5.00mm · Raster: 0.65mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (16/16)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1INI/OMultiplex-I/O- & Peripherie-Pin IN (General)
2S1A S1B 、 、 S1C S1D 、I/OMultiplex-I/O- & Peripherie-Pin S1A S1B 、 、 S1C S1D 、 (General)
3S2A S2B 、 、 S2C S2D 、I/OMultiplex-I/O- & Peripherie-Pin S2A S2B 、 、 S2C S2D 、 (General)
4DA DB 、 、 DC DD 、I/OMultiplex-I/O- & Peripherie-Pin DA DB 、 、 DC DD 、 (General)
5S1A S1B 、 、 S1C S1D 、I/OMultiplex-I/O- & Peripherie-Pin S1A S1B 、 、 S1C S1D 、 (General)
6S2A S2B 、 、 S2C S2D 、I/OMultiplex-I/O- & Peripherie-Pin S2A S2B 、 、 S2C S2D 、 (General)
7DA DB 、 、 DC DD 、I/OMultiplex-I/O- & Peripherie-Pin DA DB 、 、 DC DD 、 (General)
8GNDGNDMasseanschluss (GND)
9DA DB 、 、 DC DD 、I/OMultiplex-I/O- & Peripherie-Pin DA DB 、 、 DC DD 、 (General)
10S2A S2B 、 、 S2C S2D 、I/OMultiplex-I/O- & Peripherie-Pin S2A S2B 、 、 S2C S2D 、 (General)
11S1A S1B 、 、 S1C S1D 、I/OMultiplex-I/O- & Peripherie-Pin S1A S1B 、 、 S1C S1D 、 (General)
12DA DB 、 、 DC DD 、I/OMultiplex-I/O- & Peripherie-Pin DA DB 、 、 DC DD 、 (General)
13S2A S2B 、 、 S2C S2D 、I/OMultiplex-I/O- & Peripherie-Pin S2A S2B 、 、 S2C S2D 、 (General)
14S1A S1B 、 、 S1C S1D 、I/OMultiplex-I/O- & Peripherie-Pin S1A S1B 、 、 S1C S1D 、 (General)
15EN#I/OMultiplex-I/O- & Peripherie-Pin EN# (General)
16VCCPowerVersorgungsspannungseingang (VCC — 3.3V / 5.0V Standard Logic)
PIN 1 IN
I/O
Multiplex-I/O- & Peripherie-Pin IN (General)
Designhinweis: 二选 一模拟开关选择输入 : 高电平选择2#端(S2x) ;低电平选择1#端(S1x)
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 8 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: CH440R (WCH · TSSOP-16)
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
CH440R (TSSOP-16) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
CH440R (TSSOP-16) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (16 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
CH440R (TSSOP-16) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
CH440R (TSSOP-16) - 4. Gehäuseabmessungen (D×E×A)
TSSOP-16 · 4.40×5.00mm · Raster 0.65mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
CH440R (TSSOP-16) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (16 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
CH440R (TSSOP-16) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (8 Abb. · Seite 1/1)
Zeige 1–8 von 8 unbeschnittenen Originalzeichnungen für CH445 / CH448 / CH440
P5 · p05_fig01EXAKTES GEHÄUSE
CH440R (TSSOP-16) — CH340G/P/R CH340G CH440P CH340R 和CH445P 由EN#引脚控制实现统一使能,由IN 引脚选择进行统一切换。下表是其 控制表。
CH340G/P/R CH340G CH440P CH340R 和CH445P 由EN#引脚控制实现统一使能,由IN 引脚选择进行统一切换。下表是其 控制表。
P2 · p02_fig011491×1615px
CH440R (TSSOP-16) — 3、引脚排列
3、引脚排列
P2 · p02_fig01P2
CH440R (TSSOP-16) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P3 · p03_fig01P3
CH440R (TSSOP-16) — Datasheet Page 3 (p03_fig01)
Datasheet Page 3 (p03_fig01)
P5 · p05_fig02870×580px
CH440R (TSSOP-16) — CH442Q/E CH442Q CH442E 由EN#引脚控制实现统一使能,由IN 引脚选择进行统一切换。下表是其控制表。
CH442Q/E CH442Q CH442E 由EN#引脚控制实现统一使能,由IN 引脚选择进行统一切换。下表是其控制表。
P17 · p17_fig011210×1387px
CH440R (TSSOP-16) — D 6 =a] 7 1 a a TEE.
D 6 =a] 7 1 a a TEE.
P17 · p17_fig01P17
CH440R (TSSOP-16) — Datasheet Page 17 (p17_fig01)
Datasheet Page 17 (p17_fig01)
P3 · p03_fig01Alle Gehäuse im PDF
CH440R (TSSOP-16) — 2、QFN 或DFN 封装的底板标示为0#引脚,对于CH448F 是必要连接。 3、CH442Q 与CH9442Q 引脚兼容,CH9442Q 支持Type-C 充电口USB 信号,耐压28V。 4、原型号CH440E 已用新型号CH442E 代替,引脚和功能相同。 5、CH340K 为盘装,每盘整包装数量为3000 只。 6、CH442Q、CH340K、CH443L 封装体积较小,正面印字仅有代号42、43、43 而不含全部型号。 | 4、引脚定义 | 4.1. CH340G
2、QFN 或DFN 封装的底板标示为0#引脚,对于CH448F 是必要连接。 3、CH442Q 与CH9442Q 引脚兼容,CH9442Q 支持Type-C 充电口USB 信号,耐压28V。 4、原型号CH440E 已用新型号CH442E 代替,引脚和功能相同。 5、CH340K 为盘装,每盘整包装数量为3000 只。 6、CH442Q、CH340K、CH443L 封装体积较小,正面印字仅有代号42、43、43 而不含全部型号。 | 4、引脚定义 | 4.1. CH340G

Elektrische Spezifikationen & Bauteildetails (CH440R)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:CH440R (TSSOP-16) ist ein 16-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 5.00 × 4.40 × 1.20 mm (Pin-Raster e = 0.65 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und USB Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
550 MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
5.00 × 4.40 × 1.20 mm (A1=0.10 mm)
Gehäusefamilie: TSSOP (TSSOP-16)
Pinanzahl & RastermaßN / e
16 Pins | Pitch e = 0.65 mm (25.6 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
USB
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol16 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint16 Pads · Raster 0.65mm
OK
IPC-7525 60% LotpastenfensterReflow 1:1 Standard
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (TSSOP-16)

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
5.00 × 4.40 mm
Höhe (A) & Raster (e)IPC-7351B
A=1.20mm · e=0.65mm
Pad-Abmessungen (W × L)Level B
0.42 × 1.45 mm
Pins / Gesamt-PadsTopology
16P / 16Pad (DUAL_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
TSSOP-16
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — CH440R (TSSOP-16)

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH440R (TSSOP-16)?

Das Bauteil CH440R von WCH im TSSOP-16-Gehäuse besitzt 16 Pins mit einem Rastermaß (Pitch) von 0.65 mm. Wichtige Pins: 1 (IN: Multiplex-I/O- & Peripherie-Pin IN (General)), 2 (S1A S1B 、 、 S1C S1D 、: Multiplex-I/O- & Peripherie-Pin S1A S1B 、 、 S1C S1D 、 (General)), 3 (S2A S2B 、 、 S2C S2D 、: Multiplex-I/O- & Peripherie-Pin S2A S2B 、 、 S2C S2D 、 (General)), 4 (DA DB 、 、 DC DD 、: Multiplex-I/O- & Peripherie-Pin DA DB 、 、 DC DD 、 (General)), 5 (S1A S1B 、 、 S1C S1D 、: Multiplex-I/O- & Peripherie-Pin S1A S1B 、 、 S1C S1D 、 (General)), 6 (S2A S2B 、 、 S2C S2D 、: Multiplex-I/O- & Peripherie-Pin S2A S2B 、 、 S2C S2D 、 (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der CH440R?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH440R (TSSOP-16) 4.40 × 5.00 mm bei einem Pitch e = 0.65 mm und 16 Kupfer-Pads.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH440R heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH440R (WCH, TSSOP-16) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (16 Pins) & CH445 / CH448 / CH440 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1INDigital_IOSignalanschluss IN (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: IN. Unterstützte Bus-Schnittstellen: General.
2S1A S1B 、 、 S1C S1D 、Digital_IOSignalanschluss S1A S1B 、 、 S1C S1D 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: S1A S1B 、 、 S1C S1D 、. Unterstützte Bus-Schnittstellen: General.
3S2A S2B 、 、 S2C S2D 、Digital_IOSignalanschluss S2A S2B 、 、 S2C S2D 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: S2A S2B 、 、 S2C S2D 、. Unterstützte Bus-Schnittstellen: General.
4DA DB 、 、 DC DD 、Digital_IOSignalanschluss DA DB 、 、 DC DD 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DA DB 、 、 DC DD 、. Unterstützte Bus-Schnittstellen: General.
5S1A S1B 、 、 S1C S1D 、Digital_IOSignalanschluss S1A S1B 、 、 S1C S1D 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: S1A S1B 、 、 S1C S1D 、. Unterstützte Bus-Schnittstellen: General.
6S2A S2B 、 、 S2C S2D 、Digital_IOSignalanschluss S2A S2B 、 、 S2C S2D 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: S2A S2B 、 、 S2C S2D 、. Unterstützte Bus-Schnittstellen: General.
7DA DB 、 、 DC DD 、Digital_IOSignalanschluss DA DB 、 、 DC DD 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DA DB 、 、 DC DD 、. Unterstützte Bus-Schnittstellen: General.
8GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
9DA DB 、 、 DC DD 、Digital_IOSignalanschluss DA DB 、 、 DC DD 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DA DB 、 、 DC DD 、. Unterstützte Bus-Schnittstellen: General.
10S2A S2B 、 、 S2C S2D 、Digital_IOSignalanschluss S2A S2B 、 、 S2C S2D 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: S2A S2B 、 、 S2C S2D 、. Unterstützte Bus-Schnittstellen: General.
11S1A S1B 、 、 S1C S1D 、Digital_IOSignalanschluss S1A S1B 、 、 S1C S1D 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: S1A S1B 、 、 S1C S1D 、. Unterstützte Bus-Schnittstellen: General.
12DA DB 、 、 DC DD 、Digital_IOSignalanschluss DA DB 、 、 DC DD 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: DA DB 、 、 DC DD 、. Unterstützte Bus-Schnittstellen: General.
13S2A S2B 、 、 S2C S2D 、Digital_IOSignalanschluss S2A S2B 、 、 S2C S2D 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: S2A S2B 、 、 S2C S2D 、. Unterstützte Bus-Schnittstellen: General.
14S1A S1B 、 、 S1C S1D 、Digital_IOSignalanschluss S1A S1B 、 、 S1C S1D 、 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: S1A S1B 、 、 S1C S1D 、. Unterstützte Bus-Schnittstellen: General.
15EN#Digital_IOSignalanschluss EN# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: EN#. Unterstützte Bus-Schnittstellen: General.
16VCCPower_InPositiver Versorgungseingang (VCC) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).