dsPIC33FJ128GP802T-I/MM (QFN-28-EP(6x6)) — Schaltplansymbol, IPC-7351B Footprint & 3D STEP Modell

Q: Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des dsPIC33FJ128GP802T-I/MM (QFN-28-EP(6x6))?

Das Bauteil dsPIC33FJ128GP802T-I/MM von MICROCHIP im QFN-28-EP(6x6)-Gehäuse besitzt 29 Pins mit einem Rastermaß (Pitch) von 0.65 mm und einem Betriebsspannungsbereich VCC von 3.0V to 3.6V. Wichtige Pins: 1 (IO1: General Purpose Digital I/O Pin IO1), 2 (IO2: General Purpose Digital I/O Pin IO2), 3 (3V3: 3.3V Main Power Supply Rail (3.0V ~ 3.6V)), 4 (NC: No Connect (Leave Floating)), 5 (VSS: Masseanschluss (VSS)), 6 (OSC1/CLKI/CN30/RA2: Multiplex-I/O- & Peripherie-Pin OSC1/CLKI/CN30/RA2 (RTC/CLK)).

Q: Welche IPC-7351B Land-Pattern-Abmessungen hat der dsPIC33FJ128GP802T-I/MM?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des dsPIC33FJ128GP802T-I/MM (QFN-28-EP(6x6)) 6.00 × 6.00 mm bei einem Pitch e = 0.65 mm und 29 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 4.70 × 4.70 mm mit 60% Pastenfenster nach IPC-7525.

Q: Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für dsPIC33FJ128GP802T-I/MM heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für dsPIC33FJ128GP802T-I/MM (MICROCHIP, QFN-28-EP(6x6)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

1. SCHALTPLANSYMBOL

2. 2D-FOOTPRINT

3. 3D-MODELL

Gehäusekörper: 6.00mm × 6.00mm · Raster: 0.65mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (29/29)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben

Pin	Symbol	Typ	Funktionsbeschreibung (DE)
1	IO1	I/O	General Purpose Digital I/O Pin IO1
2	IO2	I/O	General Purpose Digital I/O Pin IO2
3	3V3	Power	3.3V Main Power Supply Rail (3.0V ~ 3.6V)
4	NC	NC	No Connect (Leave Floating)
5	VSS	GND	Masseanschluss (VSS)
6	OSC1/CLKI/CN30/RA2	I/O	Multiplex-I/O- & Peripherie-Pin OSC1/CLKI/CN30/RA2 (RTC/CLK)
7	NC	NC	No Connect (Leave Floating)
8	IO0	I/O	GPIO0 / RTC_GPIO0 (Chip Boot Mode Strapping Pin)
9	IO4	I/O	GPIO4 / RTC_GPIO4 / TOUCH4 / ADC1_CH3
10	VDD	Power	Versorgungsspannungseingang (VDD — 3.0V to 3.6V)
11	IO6	I/O	GPIO6 / RTC_GPIO6 / TOUCH6 / ADC1_CH5
12	IO7	I/O	GPIO7 / RTC_GPIO7 / TOUCH7 / ADC1_CH6
13	IO15	I/O	GPIO15 / RTC_GPIO15 / U0RTS / ADC2_CH4 / XTAL_32K_P
14	IO16	I/O	GPIO16 / RTC_GPIO16 / U0CTS / ADC2_CH5 / XTAL_32K_N
15	IO17	I/O	GPIO17 / RTC_GPIO17 / U1TXD / ADC2_CH6
16	VSS	GND	Masseanschluss (VSS)
17	VCAP	I/O	Multiplex-I/O- & Peripherie-Pin VCAP (General)
18	IO19	I/O	GPIO19 / RTC_GPIO19 / USB_D- / U1RTS / ADC2_CH8
19	IO20	I/O	GPIO20 / RTC_GPIO20 / USB_D+ / U1CTS / ADC2_CH9
20	IO9	I/O	GPIO9 / RTC_GPIO9 / TOUCH9 / ADC1_CH8 / FSPIHD
21	IO10	I/O	GPIO10 / RTC_GPIO10 / TOUCH10 / ADC1_CH9 / FSPICS0
22	IO11	I/O	GPIO11 / RTC_GPIO11 / TOUCH11 / ADC2_CH0 / FSPID
23	IO12	I/O	GPIO12 / RTC_GPIO12 / TOUCH12 / ADC2_CH1 / FSPICLK
24	AVSS	GND	Masseanschluss (AVSS)
25	AVDD	Power	Versorgungsspannungseingang (AVDD — 3.0V to 3.6V)
26	MCLR#	I/O	Multiplex-I/O- & Peripherie-Pin MCLR# (General)
27	AN0/VREF+/CN2/RA0	Analog	Multiplex-I/O- & Peripherie-Pin AN0/VREF+/CN2/RA0 (General)
28	AN1/VREF-/CN3/RA1	Analog	Multiplex-I/O- & Peripherie-Pin AN1/VREF-/CN3/RA1 (General)
29	EP	GND	Freiliegendes Thermal- & Masse-Pad (EP)

PIN 1 IO1

I/O

General Purpose Digital I/O Pin IO1

Designhinweis: 3.3V logic domain (3.6V absolute max), 40mA max drive current.

IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Zeichnungsgalerie (6 Standardzeichnungen + 12 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern

1. Reales 3D-GehäusemodellREPRESENTATIVE

dsPIC33FJ128GP802T-I/MM (QFN-28-EP(6x6)) - 1. Reales 3D-Gehäusemodell

Detaillierter 3D-VolumenkörperVergrößern ›

2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT

dsPIC33FJ128GP802T-I/MM (QFN-28-EP(6x6)) - 2. Standard-Pinbelegung (Draufsicht)

Konforme Pinanordnung (29 Pins)Vergrößern ›

3. Original-Datenblatt-PinoutPDF PINOUT

dsPIC33FJ128GP802T-I/MM (QFN-28-EP(6x6)) - 3. Original-Datenblatt-Pinout

Unbeschnittenes DatenblattdiagrammVergrößern ›

4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS

dsPIC33FJ128GP802T-I/MM (QFN-28-EP(6x6)) - 4. Gehäuseabmessungen (D×E×A)

QFN-28-EP(6x6) · 6.00×6.00mm · Raster 0.65mmVergrößern ›

5. Empfohlener PCB-FootprintLAND PATTERN

dsPIC33FJ128GP802T-I/MM (QFN-28-EP(6x6)) - 5. Empfohlener PCB-Footprint

IPC-7351B Land Pattern (29 Pads)Vergrößern ›

6. Typische ApplikationsschaltungSCHEMATIC

dsPIC33FJ128GP802T-I/MM (QFN-28-EP(6x6)) - 6. Typische Applikationsschaltung

Typical Application SchematicVergrößern ›

Originale Datenblatt-Pinouts & Technische Zeichnungen (12 Abb. · Seite 1/1)

Zeige 1–12 von 12 unbeschnittenen Originalzeichnungen für DSPIC33FJ128 / DSPIC33FJ64G

P1 · p01_fig01376×200px

16-bit Digital Signal Controllers (up to 128 KB Flash and 16K SRAM) with Advanced Analog

P71 · p71_fig011625×913px

dsPIC33FJ32GP302/304, dsPIC33FJ64GPX02/X04, AND dsPIC33FJ128GPX02/X04

P71 · p71_fig021777×1030px

FIGURE 5-1: ADDRESSING FOR TABLE REGISTERS

P72 · p72_fig01867×655px

dsPIC33FJ128GP802T-I/MM (QFN-28-EP(6x6)) — Setting the WR bit (NVMCON<15>) starts the operation, and the WR bit is automatically cleared when the operation is finished.

Setting the WR bit (NVMCON<15>) starts the operation, and the WR bit is automatically cleared when the operation is finished.

P72 · p72_fig021783×380px

dsPIC33FJ128GP802T-I/MM (QFN-28-EP(6x6)) — EQUATION 5-1: PROGRAMMING TIME | For example, if the device is operating at +125°C, the FRC accuracy will be ±5%. If the TUN<5:0> bits (see Register 9-4) are set to ‘b111111, the minimum row write time is equal to Equation 5-2. | 5.5.1 KEY

EQUATION 5-1: PROGRAMMING TIME | For example, if the device is operating at +125°C, the FRC accuracy will be ±5%. If the TUN<5:0> bits (see Register 9-4) are set to ‘b111111, the minimum row write time is equal to Equation 5-2. | 5.5.1 KEY

P165 · p165_fig011478×506px

dsPIC33FJ128GP802T-I/MM (QFN-28-EP(6x6)) — 11.8.1 KEY RESOURCES | • Section 10. “I/O Ports” (DS70193) • Code Samples • Application Notes • Software Libraries • Webinars • All related dsPIC33F/PIC24H Family Reference Manuals Sections • Development Tools | Note: In the event you are n

11.8.1 KEY RESOURCES | • Section 10. “I/O Ports” (DS70193) • Code Samples • Application Notes • Software Libraries • Webinars • All related dsPIC33F/PIC24H Family Reference Manuals Sections • Development Tools | Note: In the event you are n

P319 · p319_fig01867×890px

FIGURE 27-1: CONNECTIONS FOR THE ON-CHIP VOLTAGE REGULATOR(1,2,3)

P319 · p319_fig01P319

Datasheet Page 319 (p319_fig01)

P407 · p407_fig011777×2604px

dsPIC33FJ32GP302/304, dsPIC33FJ64GPX02/X04, AND dsPIC33FJ128GPX02/X04

P412 · p412_fig011777×2323px

dsPIC33FJ32GP302/304, dsPIC33FJ64GPX02/X04, AND dsPIC33FJ128GPX02/X04 | 28-Lead Plastic Quad Flat, No Lead Package (MM) - 6x6x0.9 mm Body [QFN-S] with 0.40 mm Contact Length | Note: For the most current package drawings, please see the Micr

P412 · p412_fig01P412

Datasheet Page 412 (p412_fig01)

P414 · p414_fig011777×2341px

dsPIC33FJ128GP802T-I/MM (QFN-28-EP(6x6)) — DS70292G-page 414 © 2007-2012 Microchip Technology Inc.

Elektrische Spezifikationen & Bauteildetails (dsPIC33FJ128GP802T-I/MM)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)

Standard-Elektronik- & Steckverbinderbauteil

Detaillierte Übersicht:dsPIC33FJ128GP802T-I/MM (QFN-28-EP(6x6)) ist ein 28-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 6.00 × 6.00 × 0.90 mm (Pin-Raster e = 0.65 mm). Ausgelegt für 3.0V to 3.6V Versorgungsspannung, -40°C to +125°C Temperaturbereich und UART, SPI, I2C, I2S, ADC, DAC, PWM, JTAG / SWD, IrDA, RTC/CLK Schnittstellen.

BetriebsversorgungsspannungV_CC / V_DD

3.0V to 3.6V

100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren

UmgebungstemperaturbereichT_A

-40°C to +125°C

Industrieller Temperaturbereich; T_J(max) = +125°C

Takt- & Funkfrequenzf_CLK / f_RF

7.37 MHz

Aus offiziellen PDF-Datenblatttabellen extrahiert

Strom- & LeistungsdatenI_OUT / I_CC

I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA

Maximal zulässigen Pin-Strom beachten

Gehäuseabmessungen (D × E × A)D × E × A

6.00 × 6.00 × 0.90 mm (A1=0.03 mm)

Gehäusefamilie: QFN (QFN-28-EP(6x6))

Pinanzahl & RastermaßN / e

28 Pins | Pitch e = 0.65 mm (25.6 mil)

Nach IPC-7351B Mittenabstand C normalisiert

Integrierte BusschnittstellenBuses

UART, SPI, I2C, I2S, ADC, DAC, PWM, JTAG / SWD, IrDA, RTC/CLK

4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)

Lötprofil & FeuchteempfindlichkeitIPC / MSL

IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3

60% Pastenmasken-Segmentierung auf dem Thermal-Pad

Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.

Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport

5/5 BESTANDEN

IEEE-315 Symbol29 Pins automatisch nach Bussen gruppiert

IPC-7351B Footprint29 Pads · Raster 0.65mm

IPC-7525 60% LotpastenfensterEPAD 4.70×4.70mm Gitterteilung

DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm

3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen

5.00 PCB Verified

IPC-7351B

Mechanische Abmessungen & Land Pattern (QFN-28-EP(6x6))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert

Gehäusekörper (D × E)Nominal

6.00 × 6.00 mm

Höhe (A) & Raster (e)IPC-7351B

A=0.90mm · e=0.65mm

Pad-Abmessungen (W × L)Level B

0.28 × 0.80 mm

Pins / Gesamt-PadsTopology

29P / 29Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen

DFM READY

Bauteilbezeichner / Ersatz-MPN	Wert / Gehäuse	Funktion & PCB-Layout-Regel
N/A BOM	Per application circuit QFN-28-EP(6x6)	Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — dsPIC33FJ128GP802T-I/MM (QFN-28-EP(6x6))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten

IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des dsPIC33FJ128GP802T-I/MM (QFN-28-EP(6x6))?

Das Bauteil dsPIC33FJ128GP802T-I/MM von MICROCHIP im QFN-28-EP(6x6)-Gehäuse besitzt 29 Pins mit einem Rastermaß (Pitch) von 0.65 mm und einem Betriebsspannungsbereich VCC von 3.0V to 3.6V. Wichtige Pins: 1 (IO1: General Purpose Digital I/O Pin IO1), 2 (IO2: General Purpose Digital I/O Pin IO2), 3 (3V3: 3.3V Main Power Supply Rail (3.0V ~ 3.6V)), 4 (NC: No Connect (Leave Floating)), 5 (VSS: Masseanschluss (VSS)), 6 (OSC1/CLKI/CN30/RA2: Multiplex-I/O- & Peripherie-Pin OSC1/CLKI/CN30/RA2 (RTC/CLK)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der dsPIC33FJ128GP802T-I/MM?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des dsPIC33FJ128GP802T-I/MM (QFN-28-EP(6x6)) 6.00 × 6.00 mm bei einem Pitch e = 0.65 mm und 29 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 4.70 × 4.70 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für dsPIC33FJ128GP802T-I/MM heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für dsPIC33FJ128GP802T-I/MM (MICROCHIP, QFN-28-EP(6x6)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (29 Pins) & DSPIC33FJ128 / DSPIC33FJ64G VariantenStatische Tabelle aufklappen

Pin-Nr.	Signalname	Elektrischer Typ	Funktionsbeschreibung & Schaltungshinweise
1	IO1	Digital_IO	General Purpose Digital I/O Pin IO1
2	IO2	Digital_IO	General Purpose Digital I/O Pin IO2
3	3V3	Power_In	3.3V Main Power Supply Rail (3.0V ~ 3.6V)
4	NC	No_Connect	No Connect (Leave Floating)
5	VSS	GND	Elektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
6	OSC1/CLKI/CN30/RA2	Digital_IO	Signalanschluss OSC1/CLKI/CN30/RA2 (Richtung: I/O, Spannungsbereich: 3.0V to 3.6V). Alternative Multiplex-Funktionen: OSC1/CLKI/CN30/RA2. Unterstützte Bus-Schnittstellen: RTC/CLK.
7	NC	No_Connect	No Connect (Leave Floating)
8	IO0	Digital_IO	GPIO0 / RTC_GPIO0 (Chip Boot Mode Strapping Pin)
9	IO4	Digital_IO	GPIO4 / RTC_GPIO4 / TOUCH4 / ADC1_CH3
10	VDD	Power_In	Positiver Versorgungseingang (VDD) im Spannungsbereich 3.0V to 3.6V (Max. 3.6V).
11	IO6	Digital_IO	GPIO6 / RTC_GPIO6 / TOUCH6 / ADC1_CH5
12	IO7	Digital_IO	GPIO7 / RTC_GPIO7 / TOUCH7 / ADC1_CH6
13	IO15	Digital_IO	GPIO15 / RTC_GPIO15 / U0RTS / ADC2_CH4 / XTAL_32K_P
14	IO16	Digital_IO	GPIO16 / RTC_GPIO16 / U0CTS / ADC2_CH5 / XTAL_32K_N
15	IO17	Digital_IO	GPIO17 / RTC_GPIO17 / U1TXD / ADC2_CH6
16	VSS	GND	Elektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
17	VCAP	Digital_IO	Signalanschluss VCAP (Richtung: I/O, Spannungsbereich: 3.0V to 3.6V). Alternative Multiplex-Funktionen: VCAP. Unterstützte Bus-Schnittstellen: General.
18	IO19	Digital_IO	GPIO19 / RTC_GPIO19 / USB_D- / U1RTS / ADC2_CH8
19	IO20	Digital_IO	GPIO20 / RTC_GPIO20 / USB_D+ / U1CTS / ADC2_CH9
20	IO9	Digital_IO	GPIO9 / RTC_GPIO9 / TOUCH9 / ADC1_CH8 / FSPIHD
21	IO10	Digital_IO	GPIO10 / RTC_GPIO10 / TOUCH10 / ADC1_CH9 / FSPICS0
22	IO11	Digital_IO	GPIO11 / RTC_GPIO11 / TOUCH11 / ADC2_CH0 / FSPID
23	IO12	Digital_IO	GPIO12 / RTC_GPIO12 / TOUCH12 / ADC2_CH1 / FSPICLK
24	AVSS	GND	Elektrischer 0V-Masserückführungsanschluss (AVSS) für Kernlogik, I/O-Treiber und Analogblöcke.
25	AVDD	Power_In	Positiver Versorgungseingang (AVDD) im Spannungsbereich 3.0V to 3.6V (Max. 3.6V).
26	MCLR#	Digital_IO	Signalanschluss MCLR# (Richtung: I/O, Spannungsbereich: 3.0V to 3.6V). Alternative Multiplex-Funktionen: MCLR#. Unterstützte Bus-Schnittstellen: General.
27	AN0/VREF+/CN2/RA0	Analog	Signalanschluss AN0/VREF+/CN2/RA0 (Richtung: Analog, Spannungsbereich: 3.0V to 3.6V). Alternative Multiplex-Funktionen: AN0/VREF+/CN2/RA0. Unterstützte Bus-Schnittstellen: General.
28	AN1/VREF-/CN3/RA1	Analog	Signalanschluss AN1/VREF-/CN3/RA1 (Richtung: Analog, Spannungsbereich: 3.0V to 3.6V). Alternative Multiplex-Funktionen: AN1/VREF-/CN3/RA1. Unterstützte Bus-Schnittstellen: General.
29	EP	GND	Freiliegendes Boden-Wärmeleitpad (EP) zur primären Wärmeableitung in die Leiterplatte sowie als niederinduktiver 0V-Masserückleiter.

4D Studio: dsPIC33FJ128GP802T-I/MM Permalink: /part/C629357 MICROCHIP QFN-28-EP(6x6)Alle Gehäusetypen Alle Hersteller

dsPIC33FJ128GP802T-I/MM

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (29/29)

Zeichnungsgalerie (6 Standardzeichnungen + 12 Extrahierte Abbildungen)

Elektrische Spezifikationen & Bauteildetails (dsPIC33FJ128GP802T-I/MM)

5-Punkte-Industriestandardprüfung

Praxisverifikation & Ingenieurbewertungen

Verwandte Bauteile derselben Chipfamilie — DSPIC33FJ128 / DSPIC33FJ64G (3)

DSPIC33FJ128GP802-I/SO