ChipDocs.org
⌘K
2284 部品PDFアップロード
CH224A (ESSOP-10) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH224A

WCHID: C42459160ESSOP-10 · 11 ピン · Pitch 1.00mmIPC TOLERANCE VARIATION5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · CH224A (ESSOP-10)1VDD P2CFG2 I3CFG3 I4DP5DM6I/O CC211GND10PG OD9CFG1 I8VBUS I7CC1Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.212.77.62.5-2.5-7.6-12.7mm
2. 2Dフットプリント
1234567891011E=3.90mm · Pitch e=1.00mmD=4.90mm-5-4-3-2-101234543210-1-2-3-4mm
3. 3Dモデル
パッケージ外形: 3.90mm × 4.90mm · ピッチ: 1.00mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (11/11)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1VDD PPower電源供給入力 (VDD P — 4V to 30V)
2CFG2 II/OマルチプレクスI/O・ペリフェラル端子 CFG2 I (General)
3CFG3 II/OマルチプレクスI/O・ペリフェラル端子 CFG3 I (General)
4DPI/OマルチプレクスI/O・ペリフェラル端子 DP (General)
5DMI/OマルチプレクスI/O・ペリフェラル端子 DM (General)
6I/O CC2I/OマルチプレクスI/O・ペリフェラル端子 I/O CC2 (General)
7CC1I/OマルチプレクスI/O・ペリフェラル端子 CC1 (General)
8VBUS IPower電源供給入力 (VBUS I — 4V to 30V)
9CFG1 II/OマルチプレクスI/O・ペリフェラル端子 CFG1 I (General)
10PG ODI/OマルチプレクスI/O・ペリフェラル端子 PG OD (CAN)
11GNDGNDグラウンド基準端子 (GND)
PIN 1 VDD P
Power
電源供給入力 (VDD P — 4V to 30V)
設計上の注意点: Operating power input external 1uF capacitor to ground , ,
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 12 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: CH224A (WCH · ESSOP-10)
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
CH224A (ESSOP-10) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
CH224A (ESSOP-10) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (11ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
CH224A (ESSOP-10) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
CH224A (ESSOP-10) - 4. パッケージ外形寸法図 (D×E×A)
ESSOP-10 · 3.90×4.90mm · ピッチ 1.00mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
CH224A (ESSOP-10) - 5. 推奨PCBフットプリント
IPC-7351B パッド (11 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
CH224A (ESSOP-10) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (12 点 · 1/1 ページ)
CH221 / CH224 シリーズの切り抜きなし原本図面 12 点中 1–12 点目を表示
P17 · p17_fig01パッケージ完全一致
CH224A (ESSOP-10) — 9.1 ESSOP10
9.1 ESSOP10
P2 · p02_fig01755×748px
CH224A (ESSOP-10) — Table 3-1 Package description
Table 3-1 Package description
P2 · p02_fig01P2
CH224A (ESSOP-10) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P3 · p03_fig011779×1253px
CH224A (ESSOP-10) — Table 4-2 CH224K pin definition
Table 4-2 CH224K pin definition
P9 · p09_fig011637×577px
CH224A (ESSOP-10) — CFG2 CFG3 | VHV | 1uF Rset | GND | VBUS | CC2 | DP DM | CC1 | GND 0 | VHV 1 | CFG2/SCL 2 | CFG3/SDA 3 | DP 4 | DM 5 CC2 6 CC1 7 VBUS 8 CFG1 9 PG 10 CH224A | SCL SDA | MCU | GND | CFG2 CFG3 | VHV
CFG2 CFG3 | VHV | 1uF Rset | GND | VBUS | CC2 | DP DM | CC1 | GND 0 | VHV 1 | CFG2/SCL 2 | CFG3/SDA 3 | DP 4 | DM 5 CC2 6 CC1 7 VBUS 8 CFG1 9 PG 10 CH224A | SCL SDA | MCU | GND | CFG2 CFG3 | VHV
P9 · p09_fig021560×578px
CH224A (ESSOP-10) — VHV CFG1 | 1uF | CFG2 CFG3 | GND | VBUS | CC2 | DP DM | CC1 | CFG1 | CFG3 | CFG2 | GND 0 | VHV 1 | CFG2/SCL 2 | CFG3/SDA 3 | DP 4 | DM 5 CC2 6 CC1 7 VBUS 8 CFG1 9 PG 10 CH224A | 100KΩ | VHV VHV
VHV CFG1 | 1uF | CFG2 CFG3 | GND | VBUS | CC2 | DP DM | CC1 | CFG1 | CFG3 | CFG2 | GND 0 | VHV 1 | CFG2/SCL 2 | CFG3/SDA 3 | DP 4 | DM 5 CC2 6 CC1 7 VBUS 8 CFG1 9 PG 10 CH224A | 100KΩ | VHV VHV
P10 · p10_fig011655×578px
CH224A (ESSOP-10) — 6.2 CH224K Reference Schematic (I/O level is configured for 20V)
6.2 CH224K Reference Schematic (I/O level is configured for 20V)
P10 · p10_fig021901×741px
CH224A (ESSOP-10) — 6.2 CH224K Reference Schematic (I/O level is configured for 20V)
6.2 CH224K Reference Schematic (I/O level is configured for 20V)
P10 · p10_fig031839×554px
CH224A (ESSOP-10) — 6.4 CH221K Reference Schematic (Single resistor configuration 20V)
6.4 CH221K Reference Schematic (Single resistor configuration 20V)
P10 · p10_fig02P10
CH224A (ESSOP-10) — Datasheet Page 10 (p10_fig02)
Datasheet Page 10 (p10_fig02)
P11 · p11_fig011270×540px
CH224A (ESSOP-10) — CH224 Datasheet https://wch-ic.com
CH224 Datasheet https://wch-ic.com
P11 · p11_fig02546×505px
CH224A (ESSOP-10) — CH224 Datasheet https://wch-ic.com
CH224 Datasheet https://wch-ic.com

電気仕様 & 部品詳細スペック (CH224A)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:CH224A (ESSOP-10) は 10 ピンの標準電子部品・コネクタで、パッケージ外形は 4.90 × 3.90 × 1.10 mm（ピンピッチ e = 1.00 mm）です。動作電源電圧 4V to 30V、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、USB, I2C, CAN インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
4V to 30V
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
400kHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
4.90 × 3.90 × 1.10 mm (A1=0.05 mm)
パッケージ系列: TSSOP (ESSOP-10)
ピン数・リードピッチN / e
10 Pins | Pitch e = 1.00 mm (39.4 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB, I2C, CAN
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル11 ピン自動バス分類
OK
IPC-7351B フットプリント11 パッド · ピッチ 1.00mm
OK
IPC-7525 60% はんだペースト開口EPAD 2.30×3.00mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (ESSOP-10)

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
4.90 × 3.90 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.10mm · e=1.00mm
パッド寸法 (W × L)Level B
0.45 × 1.50 mm
ピン数 / 総パッド数Topology
11P / 11Pad (DUAL_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
ESSOP-10
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — CH224A (ESSOP-10)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

CH224A (ESSOP-10) のピン配置 (Pinout) および電源電圧仕様は？

WCH 製 CH224A (ESSOP-10 パッケージ) は全 11 ピン構成で、ピンピッチは 1.00 mm、動作電源電圧範囲 VCC は 4V to 30V です。主なピン：1 (VDD P: 電源供給入力 (VDD P — 4V to 30V)), 2 (CFG2 I: マルチプレクスI/O・ペリフェラル端子 CFG2 I (General)), 3 (CFG3 I: マルチプレクスI/O・ペリフェラル端子 CFG3 I (General)), 4 (DP: マルチプレクスI/O・ペリフェラル端子 DP (General)), 5 (DM: マルチプレクスI/O・ペリフェラル端子 DM (General)), 6 (I/O CC2: マルチプレクスI/O・ペリフェラル端子 I/O CC2 (General))。

CH224A の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH224A (ESSOP-10) の本体外形は 3.90 × 4.90 mm、ピッチ e = 1.00 mm、合計 11 パッドで構成されています（中央放熱パッド EPAD 2.30 × 3.00 mm、IPC-7525 60% 開口ペーストマスク付き）。

CH224A の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH224A (WCH, ESSOP-10) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (11 ピン) & CH221 / CH224 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1VDD PPower_In4V to 30V 電源ドメインで動作する正電源入力端子 (VDD P、最大定格: 30.0V) です。
2CFG2 IDigital_IO信号端子 CFG2 I（方向: I/O、電圧域: 4V to 30V）。多重化オルタネート機能: CFG2 I。対応バス/インターフェース: General。
3CFG3 IDigital_IO信号端子 CFG3 I（方向: I/O、電圧域: 4V to 30V）。多重化オルタネート機能: CFG3 I。対応バス/インターフェース: General。
4DPDigital_IO信号端子 DP（方向: I/O、電圧域: 4V to 30V）。多重化オルタネート機能: DP。対応バス/インターフェース: General。
5DMDigital_IO信号端子 DM（方向: I/O、電圧域: 4V to 30V）。多重化オルタネート機能: DM。対応バス/インターフェース: General。
6I/O CC2Digital_IO信号端子 I/O CC2（方向: I/O、電圧域: 4V to 30V）。多重化オルタネート機能: I/O CC2。対応バス/インターフェース: General。
7CC1Digital_IO信号端子 CC1（方向: I/O、電圧域: 4V to 30V）。多重化オルタネート機能: CC1。対応バス/インターフェース: General。
8VBUS IPower_In4V to 30V 電源ドメインで動作する正電源入力端子 (VBUS I、最大定格: 30.0V) です。
9CFG1 IDigital_IO信号端子 CFG1 I（方向: I/O、電圧域: 4V to 30V）。多重化オルタネート機能: CFG1 I。対応バス/インターフェース: General。
10PG ODDigital_IO信号端子 PG OD（方向: I/O、電圧域: 4V to 30V）。多重化オルタネート機能: PG OD。対応バス/インターフェース: CAN。
11GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
探索部品パッケージメーカーアップロード