ChipDocs.org
⌘K
2284 器件上传PDF
CH343P (TQFN-16-EP(3x3)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH343P

WCHID: C2846043TQFN-16-EP(3x3) · 17 引脚 · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同步交叉探测模式 (CROSS-PROBE)点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
1. 原理图符号
U1 · CH343P (TQFN-16-EP(3x3))1VIO2GND3VDD54TXD5RXD6V37UD+8UD -9VBUS17EP16RI15CTS14DSR13RTS12DTR TNOW11DCD10ACT#Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.217.812.77.62.5-2.5-7.6-12.7-17.8mm
2. 2D封装焊盘
1234567891011121314151617E=3.00mm · Pitch e=0.50mmD=3.00mm-4-3-2-10123443210-1-2-3-4mm
3. 3D实体模型
封装外形: 3.00mm × 3.00mm · 间距 Pitch: 0.50mm · 标尺网格步距: 1.00mm实时同步 <100ms

引脚定义三维联动 (Symbol / 2D / 3D) (17/17)

点击或悬停任意引脚，同时在原理图、PCB焊盘和3D模型上高亮展示
引脚符号类型功能说明 (ZH)
1VIOI/O多功能复用 I/O 与外设引脚 VIO (General)
2GNDGND电源参考地引脚 (GND)
3VDD5Power正电源供电引脚 (VDD5 — 3.3V to 5V)
4TXDI/O多功能复用 I/O 与外设引脚 TXD (UART)
5RXDI/O多功能复用 I/O 与外设引脚 RXD (UART)
6V3Power稳压电源输出端 (V3 — 3.3V to 5V)
7UD+I/O多功能复用 I/O 与外设引脚 UD+ (USB)
8UD -I/O多功能复用 I/O 与外设引脚 UD - (USB)
9VBUSPower正电源供电引脚 (VBUS — 3.3V to 5V)
10ACT#I/O多功能复用 I/O 与外设引脚 ACT# (USB)
11DCDI/O多功能复用 I/O 与外设引脚 DCD (UART)
12DTR TNOWI/O多功能复用 I/O 与外设引脚 DTR TNOW (UART)
13RTSI/O多功能复用 I/O 与外设引脚 RTS (UART)
14DSRI/O多功能复用 I/O 与外设引脚 DSR (UART)
15CTSI/O多功能复用 I/O 与外设引脚 CTS (UART)
16RII/O多功能复用 I/O 与外设引脚 RI (UART)
17EPGND底部裸露散热焊盘与接地端 (EP)
PIN 1 VIO
I/O
多功能复用 I/O 与外设引脚 VIO (General)
PCB布线建议: I/O端口电源输入端 需要外接退耦电容 ，
IPC-7351B 焊接密度与跨距 C/G/Z 调整

规格书PDF在线浏览与工程图画廊 (6 标准工程图 + 9 提取细节图)

直接在页面内查阅原厂PDF文档，或点击图纸全屏放大查看细节
在新窗口打开PDF ↗阅读规格书PDF (.pdf)
PDF VIEWER原厂官方芯片数据手册: CH343P (WCH · TQFN-16-EP(3x3))
可在下方嵌入阅读器中直接滚动翻页、Ctrl+F 搜索关键词或全屏放大
1. 3D真实封装照片级模型REPRESENTATIVE
CH343P (TQFN-16-EP(3x3)) - 1. 3D真实封装照片级模型
高精度实体渲染放大 ›
2. 标准引脚分布图 (Top View)CLEANROOM PINOUT
CH343P (TQFN-16-EP(3x3)) - 2. 标准引脚分布图 (Top View)
准确封装引脚分布 (17 引脚)放大 ›
3. 原厂规格书引脚图PDF PINOUT
CH343P (TQFN-16-EP(3x3)) - 3. 原厂规格书引脚图
无损原始引脚图放大 ›
4. 封装机械外形图 (D×E×A)PACKAGE DIMENSIONS
CH343P (TQFN-16-EP(3x3)) - 4. 封装机械外形图 (D×E×A)
TQFN-16-EP(3x3) · 3.00×3.00mm · 节距 0.50mm放大 ›
5. 推荐PCB焊盘图LAND PATTERN
CH343P (TQFN-16-EP(3x3)) - 5. 推荐PCB焊盘图
IPC-7351B 焊盘 (17 Pads)放大 ›
6. 典型应用原理图SCHEMATIC
CH343P (TQFN-16-EP(3x3)) - 6. 典型应用原理图
Typical Application Schematic放大 ›
Datasheet 原始引脚图与技术图纸库 (9 张图纸 · 第 1/1 页)
显示第 1–9 张，共 9 张完整原图 (来自 CH343 系列)
P1 · p01_fig011463×441px
CH343P (TQFN-16-EP(3x3)) — 2、特点
2、特点
P1 · p01_fig021745×489px
CH343P (TQFN-16-EP(3x3)) — 3、封装
3、封装
P1 · p01_fig02P1
CH343P (TQFN-16-EP(3x3)) — Datasheet Page 1 (p01_fig02)
Datasheet Page 1 (p01_fig02)
P5 · p05_fig011706×1764px
CH343P (TQFN-16-EP(3x3)) — 6.1. 绝对最大值（临界或者超过绝对最大值将可能导致芯片工作不正常甚至损坏）
6.1. 绝对最大值（临界或者超过绝对最大值将可能导致芯片工作不正常甚至损坏）
P7 · p07_fig01899×662px
CH343P (TQFN-16-EP(3x3)) — 7.3. USB 转RS485（下图）
7.3. USB 转RS485（下图）
P7 · p07_fig02601×261px
CH343P (TQFN-16-EP(3x3)) — 图中DTR 引脚外接下拉电阻，从而切换为TNOW 引脚，用于控制RS485 收发器的DE（高有效发送 使能）和RE#（低有效接收使能）引脚。RS485 收发器应该与VIO 使用同一供电电源。
图中DTR 引脚外接下拉电阻，从而切换为TNOW 引脚，用于控制RS485 收发器的DE（高有效发送 使能）和RE#（低有效接收使能）引脚。RS485 收发器应该与VIO 使用同一供电电源。
P7 · p07_fig03662×338px
CH343P (TQFN-16-EP(3x3)) — 上图是双供电方式下MCU 单片机通过TTL 串口连接CH343 芯片实现USB 通讯的参考电路。CH343 由USB 总线供电VBUS，MCU 及VIO 使用另一自供电源VDD，VDD 支持5V、3.3V、2.5V、1.8V。CH343 与MCU 连接时可以免除二极管等防倒灌电路。
上图是双供电方式下MCU 单片机通过TTL 串口连接CH343 芯片实现USB 通讯的参考电路。CH343 由USB 总线供电VBUS，MCU 及VIO 使用另一自供电源VDD，VDD 支持5V、3.3V、2.5V、1.8V。CH343 与MCU 连接时可以免除二极管等防倒灌电路。
P7 · p07_fig03P7
CH343P (TQFN-16-EP(3x3)) — Datasheet Page 7 (p07_fig03)
Datasheet Page 7 (p07_fig03)
P8 · p08_fig011399×786px
CH343P (TQFN-16-EP(3x3)) — 设置OUT1 有效，则VBUS 的下拉电阻关闭，从而使PMOS 的栅极失去电压而关闭，最终VIO 电压降低 导致MCU 低压复位。当VIO 电压下降到约1.4V 左右时，触发VIO 低压保护机制，VBUS 自动吸收下拉 电流并恢复下拉电阻，使得PMOS 重新开启，VIO 恢复供电。整个过程实现了VIO 降压和MCU 复位。 发光管D1 用于避免VBUS 电压太低，另外，在Q1 与VDD 之间串联二极管可以防止VDD 向+5 倒灌。
设置OUT1 有效，则VBUS 的下拉电阻关闭，从而使PMOS 的栅极失去电压而关闭，最终VIO 电压降低 导致MCU 低压复位。当VIO 电压下降到约1.4V 左右时，触发VIO 低压保护机制，VBUS 自动吸收下拉 电流并恢复下拉电阻，使得PMOS 重新开启，VIO 恢复供电。整个过程实现了VIO 降压和MCU 复位。 发光管D1 用于避免VBUS 电压太低，另外，在Q1 与VDD 之间串联二极管可以防止VDD 向+5 倒灌。

电气参数与元器件规格详情 (CH343P)

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口 (ZH)
标准电子与连接器元件
详细概述:CH343P (TQFN-16-EP(3x3)) 是一款 16 引脚的标准电子与连接器元件，机械封装尺寸为 3.00 × 3.00 × 0.85 mm（引脚间距 e = 0.50 mm）。工作电压范围 3.3V to 5V，工作温度 -40°C ~ +85°C (Industrial Grade)，内置 USB, UART 通信接口。
工作电源电压范围V_CC / V_DD
3.3V to 5V
请在电源引脚 2mm 内布置 100nF + 10µF X7R 去耦电容
工作环境温度范围T_A
-40°C ~ +85°C (Industrial Grade)
工业级温度规范；最高结温 T_J(max) = +125°C
时钟与射频工作频率f_CLK / f_RF
DC / Broadband Passive
源自数据手册电气参数表
额定电流与功耗参数I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
请严格遵守单引脚最大电流限制
机械封装外廓尺寸D × E × A
3.00 × 3.00 × 0.85 mm (A1=0.03 mm)
封装类型：QFN (TQFN-16-EP(3x3))
引脚总数与中心间距N / e
16 Pins | Pitch e = 0.50 mm (19.7 mil)
基于 IPC-7351B 中心距 C 数学归一化
内置外设与总线接口Buses
USB, UART
与原理图符号、2D 焊盘及 3D 模型四向同步
回流焊与潮敏等级规范IPC / MSL
IPC-7351B Level B | J-STD-020 (峰值 260°C) | MSL-3
底部散热焊盘采用 60% 网格钢网开窗防气泡
工程安全警示: SMT 贴片前请核对丝印层第 1 引脚斜角标识。
工程安全警示: 底部散热焊盘需通过 Ø0.3mm 散热过孔阵列连接至内层完整 GND 铜皮。

5项工业标准验证

导出文件前自动执行几何与电气校验
5/5 全部通过
IEEE-315 原理图符号17 个引脚自动按总线分组
OK
IPC-7351B 封装焊盘17 个焊盘 · 节距 0.50mm
OK
IPC-7525 60% 钢网开窗EPAD 1.70×1.70mm 网格开窗
OK
DFM 可制造性规则 (JLCPCB / PCBWay)焊盘最小间距: 0.25mm
OK
3D STEP AP214 & GLB原点完全对齐 (0,0,0)
OK

实物验证与工程师技术评价

基于规格书自动提取的功能描述、封装外形尺寸、工作电压范围及外设接口
5.00 PCB Verified

机械外形尺寸与焊盘 (Land Pattern) (TQFN-16-EP(3x3))

由芯片数据手册提取并按 IPC-7351B 规范化
mm
封装本体尺寸 (D × E)Nominal
3.00 × 3.00 mm
封装高度 (A) 与引脚间距 (e)IPC-7351B
A=0.85mm · e=0.50mm
焊盘尺寸 (W × L)Level B
0.28 × 0.75 mm
引脚数 / 总焊盘数Topology
17P / 17Pad (QUAD_ROW)

推荐外围 BOM 器件与原位替代料号 (Drop-in)

标准应用电路伴随无源器件及引脚 1:1 兼容替代型号
DFM READY
位号 / 替代型号参数值 / 封装电路作用与 PCB 布局规则 (Layout Rule)
N/A
BOM
按应用电路选取
TQFN-16-EP(3x3)
按额定负载电流计算走线宽度，并遵循 IPC-2221 电气间隙规范。

工程技术常见问题 (FAQ) — CH343P (TQFN-16-EP(3x3))

关于引脚定义、IPC-7351B 焊盘尺寸及 CAD 格式导出的快速解答
IPC-7351B / IEEE-315

CH343P (TQFN-16-EP(3x3)) 的引脚排列 (Pinout) 与供电电压参数是什么？

WCH 生产的 CH343P 采用 TQFN-16-EP(3x3) 封装，共 17 脚，引脚间距 0.50 mm，工作电压范围 VCC 3.3V to 5V。主要引脚包括：1 (VIO: 多功能复用 I/O 与外设引脚 VIO (General)), 2 (GND: 电源参考地引脚 (GND)), 3 (VDD5: 正电源供电引脚 (VDD5 — 3.3V to 5V)), 4 (TXD: 多功能复用 I/O 与外设引脚 TXD (UART)), 5 (RXD: 多功能复用 I/O 与外设引脚 RXD (UART)), 6 (V3: 稳压电源输出端 (V3 — 3.3V to 5V))。

CH343P 的 IPC-7351B 标准 PCB 封装焊盘尺寸是多少？

依据数据手册机械尺寸及 IPC-7351B Level B (中等密度) 规范，CH343P (TQFN-16-EP(3x3)) 本体轮廓为 3.00 × 3.00 mm，引脚间距 e = 0.50 mm，共计 17 个铜箔焊盘，附带中心散热焊盘 (EPAD) 1.70 × 1.70 mm (遵循 IPC-7525 60% 钢网开窗)。

哪里可以下载 CH343P 的 KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr) 与 3D STEP 模型？

您可以在本页面免费下载基于 CERN-OHL-P-2.0 开源硬件协议且通过几何校验的 CH343P (WCH, TQFN-16-EP(3x3)) 完整 CAD 库，包含 KiCad 8 封装、原理图符号、Fusion 360 / Eagle (.lbr) 以及 3D STEP AP214 / WebGL GLB 模型。

静态索引附录：引脚分配表 (17 脚) 与 CH343 系列同族变体展开静态数据表
引脚编号 (Pin #)信号名称 (Signal Name)电气类型 (Type)功能说明与 PCB 设计建议
1VIODigital_IO信号引脚 VIO（方向：I/O，电压域：3.3V to 5V）。复用功能 (Alternate Functions)：VIO。支持总线接口：General。
2GNDGND0V 接地回路引脚 (GND)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。
3VDD5Power_In主供电输入引脚 (VDD5)，工作电压域：3.3V to 5V（最高耐压：5.0V）。
4TXDDigital_IO信号引脚 TXD（方向：I/O，电压域：3.3V to 5V）。复用功能 (Alternate Functions)：TXD。支持总线接口：UART。
5RXDDigital_IO信号引脚 RXD（方向：I/O，电压域：3.3V to 5V）。复用功能 (Alternate Functions)：RXD。支持总线接口：UART。
6V3Power_Out稳压电源输出引脚 (V3)，工作电压域：3.3V to 5V（最高耐压：5.0V）。
7UD+Digital_IO信号引脚 UD+（方向：I/O，电压域：3.3V to 5V）。复用功能 (Alternate Functions)：UD+。支持总线接口：USB。
8UD -Digital_IO信号引脚 UD -（方向：I/O，电压域：3.3V to 5V）。复用功能 (Alternate Functions)：UD -。支持总线接口：USB。
9VBUSPower_In主供电输入引脚 (VBUS)，工作电压域：3.3V to 5V（最高耐压：5.0V）。
10ACT#Digital_IO信号引脚 ACT#（方向：I/O，电压域：3.3V to 5V）。复用功能 (Alternate Functions)：ACT#。支持总线接口：USB。
11DCDDigital_IO信号引脚 DCD（方向：I/O，电压域：3.3V to 5V）。复用功能 (Alternate Functions)：DCD。支持总线接口：UART。
12DTR TNOWDigital_IO信号引脚 DTR TNOW（方向：I/O，电压域：3.3V to 5V）。复用功能 (Alternate Functions)：DTR TNOW。支持总线接口：UART。
13RTSDigital_IO信号引脚 RTS（方向：I/O，电压域：3.3V to 5V）。复用功能 (Alternate Functions)：RTS。支持总线接口：UART。
14DSRDigital_IO信号引脚 DSR（方向：I/O，电压域：3.3V to 5V）。复用功能 (Alternate Functions)：DSR。支持总线接口：UART。
15CTSDigital_IO信号引脚 CTS（方向：I/O，电压域：3.3V to 5V）。复用功能 (Alternate Functions)：CTS。支持总线接口：UART。
16RIDigital_IO信号引脚 RI（方向：I/O，电压域：3.3V to 5V）。复用功能 (Alternate Functions)：RI。支持总线接口：UART。
17EPGND芯片底部裸露散热焊盘 (EP)，提供核心热量导出通道及低电感 0V 接地回路。
探索器件库封装厂商上传