ChipDocs.org
⌘K
2284 部品PDFアップロード
CH568L (LQFP-48(7x7)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH568L

WCHID: C963142LQFP-48(7x7) · 48 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · CH568L (LQFP-48(7x7))1GND2VCC333VCC124SRXP5SRXM6VCC12A7STXM8STXP9VCC12A10RSATA11PA1512PA1413PA1314PA1215PA216PA117PA018V33IO119PB720PB621PB522PB423PB324PB248V33IO247PA1146PA1045PA944PA843PA742PA641PA540PA439PA338RST#37PB1036PB1135VCC1234GND33V33IO332UD-31UD+30RUSB29XI28XO27VCC3326PB025PB1Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.235.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6mm
2. 2Dフットプリント
123456789101112131415161718192021222324252627282930313233343536373839404142434445464748E=7.00mm · Pitch e=0.50mmD=7.00mm-7-5-3-113577531-1-3-5-7mm
3. 3Dモデル
パッケージ外形: 7.00mm × 7.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (48/48)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1GNDGNDグラウンド基準端子 (GND)
2VCC33Power電源供給入力 (VCC33 — 3.3V / 5.0V Standard Logic)
3VCC12Power電源供給入力 (VCC12 — 3.3V / 5.0V Standard Logic)
4SRXPI/OマルチプレクスI/O・ペリフェラル端子 SRXP (General)
5SRXMI/OマルチプレクスI/O・ペリフェラル端子 SRXM (General)
6VCC12APower電源供給入力 (VCC12A — 3.3V / 5.0V Standard Logic)
7STXMI/OマルチプレクスI/O・ペリフェラル端子 STXM (General)
8STXPI/OマルチプレクスI/O・ペリフェラル端子 STXP (General)
9VCC12APower電源供給入力 (VCC12A — 3.3V / 5.0V Standard Logic)
10RSATAI/OマルチプレクスI/O・ペリフェラル端子 RSATA (General)
11PA15I/OマルチプレクスI/O・ペリフェラル端子 PA15 (General)
12PA14I/OマルチプレクスI/O・ペリフェラル端子 PA14 (General)
13PA13I/OマルチプレクスI/O・ペリフェラル端子 PA13 (General)
14PA12I/OマルチプレクスI/O・ペリフェラル端子 PA12 (General)
15PA2I/OマルチプレクスI/O・ペリフェラル端子 PA2 (General)
16PA1I/OマルチプレクスI/O・ペリフェラル端子 PA1 (General)
17PA0I/OマルチプレクスI/O・ペリフェラル端子 PA0 (General)
18V33IO1Power電源供給入力 (V33IO1 — 3.3V / 5.0V Standard Logic)
19PB7I/OマルチプレクスI/O・ペリフェラル端子 PB7 (General)
20PB6I/OマルチプレクスI/O・ペリフェラル端子 PB6 (General)
21PB5I/OマルチプレクスI/O・ペリフェラル端子 PB5 (General)
22PB4I/OマルチプレクスI/O・ペリフェラル端子 PB4 (General)
23PB3I/OマルチプレクスI/O・ペリフェラル端子 PB3 (General)
24PB2I/OマルチプレクスI/O・ペリフェラル端子 PB2 (General)
25PB1I/OマルチプレクスI/O・ペリフェラル端子 PB1 (General)
26PB0I/OマルチプレクスI/O・ペリフェラル端子 PB0 (General)
27VCC33Power電源供給入力 (VCC33 — 3.3V / 5.0V Standard Logic)
28XOI/OマルチプレクスI/O・ペリフェラル端子 XO (RTC/CLK)
29XII/OマルチプレクスI/O・ペリフェラル端子 XI (RTC/CLK)
30RUSBI/OマルチプレクスI/O・ペリフェラル端子 RUSB (General)
31UD+I/OマルチプレクスI/O・ペリフェラル端子 UD+ (USB)
32UD-I/OマルチプレクスI/O・ペリフェラル端子 UD- (USB)
33V33IO3Power電源供給入力 (V33IO3 — 3.3V / 5.0V Standard Logic)
34GNDGNDグラウンド基準端子 (GND)
35VCC12Power電源供給入力 (VCC12 — 3.3V / 5.0V Standard Logic)
36PB11I/OマルチプレクスI/O・ペリフェラル端子 PB11 (General)
37PB10I/OマルチプレクスI/O・ペリフェラル端子 PB10 (General)
38RST#I/OマルチプレクスI/O・ペリフェラル端子 RST# (General)
39PA3I/OマルチプレクスI/O・ペリフェラル端子 PA3 (General)
40PA4I/OマルチプレクスI/O・ペリフェラル端子 PA4 (General)
41PA5I/OマルチプレクスI/O・ペリフェラル端子 PA5 (General)
42PA6I/OマルチプレクスI/O・ペリフェラル端子 PA6 (General)
43PA7I/OマルチプレクスI/O・ペリフェラル端子 PA7 (General)
44PA8I/OマルチプレクスI/O・ペリフェラル端子 PA8 (General)
45PA9I/OマルチプレクスI/O・ペリフェラル端子 PA9 (General)
46PA10I/OマルチプレクスI/O・ペリフェラル端子 PA10 (General)
47PA11I/OマルチプレクスI/O・ペリフェラル端子 PA11 (General)
48V33IO2Power電源供給入力 (V33IO2 — 3.3V / 5.0V Standard Logic)
PIN 1 GND
GND
グラウンド基準端子 (GND)
設計上の注意点: 0V electrical ground return terminal (GND) for internal core logic, I/O drivers, and analog sub-blocks.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 8 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: CH568L (WCH · LQFP-48(7x7))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
CH568L (LQFP-48(7x7)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
CH568L (LQFP-48(7x7)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (48ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
CH568L (LQFP-48(7x7)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
CH568L (LQFP-48(7x7)) - 4. パッケージ外形寸法図 (D×E×A)
LQFP-48(7x7) · 7.00×7.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
CH568L (LQFP-48(7x7)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (48 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
CH568L (LQFP-48(7x7)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (8 点 · 1/1 ページ)
CH568 シリーズの切り抜きなし原本図面 8 点中 1–8 点目を表示
P2 · p02_fig01パッケージ完全一致
CH568L (LQFP-48(7x7)) — Figure 2-1 Pin arrangement of LQFP48 package 1.2 Pin Description
Figure 2-1 Pin arrangement of LQFP48 package 1.2 Pin Description
P2 · p02_fig02パッケージ完全一致
CH568L (LQFP-48(7x7)) — Figure 2-1 Pin arrangement of LQFP48 package 1.2 Pin Description
Figure 2-1 Pin arrangement of LQFP48 package 1.2 Pin Description
P1 · p01_fig01286×190px
CH568L (LQFP-48(7x7)) — Overview
Overview
P2 · p02_fig01P2
CH568L (LQFP-48(7x7)) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P2 · p02_fig02P2
CH568L (LQFP-48(7x7)) — Datasheet Page 2 (p02_fig02)
Datasheet Page 2 (p02_fig02)
P6 · p06_fig011780×1085px
CH568L (LQFP-48(7x7)) — CH568 Datasheet 5 http://wch.cn
CH568 Datasheet 5 http://wch.cn
P10 · p10_fig011283×502px
CH568L (LQFP-48(7x7)) — Figure 3-1 Power-on Reset
Figure 3-1 Power-on Reset
P102 · p102_fig011611×1314px
CH568L (LQFP-48(7x7)) — Remarks: The unit of dimension is mm (millimeters) The pin center spacing is the nominal value, there is no error, and other dimension error is not greater than ±0.2mm.
Remarks: The unit of dimension is mm (millimeters) The pin center spacing is the nominal value, there is no error, and other dimension error is not greater than ±0.2mm.

電気仕様 & 部品詳細スペック (CH568L)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:CH568L (LQFP-48(7x7)) は 48 ピンの標準電子部品・コネクタで、パッケージ外形は 7.00 × 7.00 × 1.40 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、USB, UART, SPI, PWM, SDIO, RTC/CLK インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
120MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
7.00 × 7.00 × 1.40 mm (A1=0.10 mm)
パッケージ系列: LQFP (LQFP-48(7x7))
ピン数・リードピッチN / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB, UART, SPI, PWM, SDIO, RTC/CLK
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル48 ピン自動バス分類
OK
IPC-7351B フットプリント48 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (LQFP-48(7x7))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
7.00 × 7.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.40mm · e=0.50mm
パッド寸法 (W × L)Level B
0.30 × 1.25 mm
ピン数 / 総パッド数Topology
48P / 48Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
LQFP-48(7x7)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — CH568L (LQFP-48(7x7))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

CH568L (LQFP-48(7x7)) のピン配置 (Pinout) および電源電圧仕様は？

WCH 製 CH568L (LQFP-48(7x7) パッケージ) は全 48 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (GND: グラウンド基準端子 (GND)), 2 (VCC33: 電源供給入力 (VCC33 — 3.3V / 5.0V Standard Logic)), 3 (VCC12: 電源供給入力 (VCC12 — 3.3V / 5.0V Standard Logic)), 4 (SRXP: マルチプレクスI/O・ペリフェラル端子 SRXP (General)), 5 (SRXM: マルチプレクスI/O・ペリフェラル端子 SRXM (General)), 6 (VCC12A: 電源供給入力 (VCC12A — 3.3V / 5.0V Standard Logic))。

CH568L の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH568L (LQFP-48(7x7)) の本体外形は 7.00 × 7.00 mm、ピッチ e = 0.50 mm、合計 48 パッドで構成されています。

CH568L の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH568L (WCH, LQFP-48(7x7)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (48 ピン) & CH568 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
2VCC33Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC33、最大定格: 5.5V) です。
3VCC12Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC12、最大定格: 5.5V) です。
4SRXPDigital_IO信号端子 SRXP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SRXP。対応バス/インターフェース: General。
5SRXMDigital_IO信号端子 SRXM（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: SRXM。対応バス/インターフェース: General。
6VCC12APower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC12A、最大定格: 5.5V) です。
7STXMDigital_IO信号端子 STXM（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: STXM。対応バス/インターフェース: General。
8STXPDigital_IO信号端子 STXP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: STXP。対応バス/インターフェース: General。
9VCC12APower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC12A、最大定格: 5.5V) です。
10RSATADigital_IO信号端子 RSATA（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RSATA。対応バス/インターフェース: General。
11PA15Digital_IO信号端子 PA15（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA15。対応バス/インターフェース: General。
12PA14Digital_IO信号端子 PA14（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA14。対応バス/インターフェース: General。
13PA13Digital_IO信号端子 PA13（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA13。対応バス/インターフェース: General。
14PA12Digital_IO信号端子 PA12（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA12。対応バス/インターフェース: General。
15PA2Digital_IO信号端子 PA2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA2。対応バス/インターフェース: General。
16PA1Digital_IO信号端子 PA1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA1。対応バス/インターフェース: General。
17PA0Digital_IO信号端子 PA0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA0。対応バス/インターフェース: General。
18V33IO1Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (V33IO1、最大定格: 5.5V) です。
19PB7Digital_IO信号端子 PB7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB7。対応バス/インターフェース: General。
20PB6Digital_IO信号端子 PB6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB6。対応バス/インターフェース: General。
21PB5Digital_IO信号端子 PB5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB5。対応バス/インターフェース: General。
22PB4Digital_IO信号端子 PB4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB4。対応バス/インターフェース: General。
23PB3Digital_IO信号端子 PB3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB3。対応バス/インターフェース: General。
24PB2Digital_IO信号端子 PB2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB2。対応バス/インターフェース: General。
25PB1Digital_IO信号端子 PB1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB1。対応バス/インターフェース: General。
26PB0Digital_IO信号端子 PB0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB0。対応バス/インターフェース: General。
27VCC33Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC33、最大定格: 5.5V) です。
28XODigital_IO信号端子 XO（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XO。対応バス/インターフェース: RTC/CLK。
29XIDigital_IO信号端子 XI（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: XI。対応バス/インターフェース: RTC/CLK。
30RUSBDigital_IO信号端子 RUSB（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RUSB。対応バス/インターフェース: General。
31UD+Digital_IO信号端子 UD+（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: UD+。対応バス/インターフェース: USB。
32UD-Digital_IO信号端子 UD-（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: UD-。対応バス/インターフェース: USB。
33V33IO3Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (V33IO3、最大定格: 5.5V) です。
34GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
35VCC12Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC12、最大定格: 5.5V) です。
36PB11Digital_IO信号端子 PB11（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB11。対応バス/インターフェース: General。
37PB10Digital_IO信号端子 PB10（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB10。対応バス/インターフェース: General。
38RST#Digital_IO信号端子 RST#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RST#。対応バス/インターフェース: General。
39PA3Digital_IO信号端子 PA3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA3。対応バス/インターフェース: General。
40PA4Digital_IO信号端子 PA4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA4。対応バス/インターフェース: General。
41PA5Digital_IO信号端子 PA5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA5。対応バス/インターフェース: General。
42PA6Digital_IO信号端子 PA6（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA6。対応バス/インターフェース: General。
43PA7Digital_IO信号端子 PA7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA7。対応バス/インターフェース: General。
44PA8Digital_IO信号端子 PA8（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA8。対応バス/インターフェース: General。
45PA9Digital_IO信号端子 PA9（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA9。対応バス/インターフェース: General。
46PA10Digital_IO信号端子 PA10（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA10。対応バス/インターフェース: General。
47PA11Digital_IO信号端子 PA11（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA11。対応バス/インターフェース: General。
48V33IO2Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (V33IO2、最大定格: 5.5V) です。
探索部品パッケージメーカーアップロード