ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
CH568L (LQFP-48(7x7)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH568L

WCHID: C963142LQFP-48(7x7) · 48 Pins · Pitch 0.50mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · CH568L (LQFP-48(7x7))1GND2VCC333VCC124SRXP5SRXM6VCC12A7STXM8STXP9VCC12A10RSATA11PA1512PA1413PA1314PA1215PA216PA117PA018V33IO119PB720PB621PB522PB423PB324PB248V33IO247PA1146PA1045PA944PA843PA742PA641PA540PA439PA338RST#37PB1036PB1135VCC1234GND33V33IO332UD-31UD+30RUSB29XI28XO27VCC3326PB025PB1Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.235.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6mm
2. 2D-FOOTPRINT
123456789101112131415161718192021222324252627282930313233343536373839404142434445464748E=7.00mm · Pitch e=0.50mmD=7.00mm-7-5-3-113577531-1-3-5-7mm
3. 3D-MODELL
Gehäusekörper: 7.00mm × 7.00mm · Raster: 0.50mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (48/48)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1GNDGNDMasseanschluss (GND)
2VCC33PowerVersorgungsspannungseingang (VCC33 — 3.3V / 5.0V Standard Logic)
3VCC12PowerVersorgungsspannungseingang (VCC12 — 3.3V / 5.0V Standard Logic)
4SRXPI/OMultiplex-I/O- & Peripherie-Pin SRXP (General)
5SRXMI/OMultiplex-I/O- & Peripherie-Pin SRXM (General)
6VCC12APowerVersorgungsspannungseingang (VCC12A — 3.3V / 5.0V Standard Logic)
7STXMI/OMultiplex-I/O- & Peripherie-Pin STXM (General)
8STXPI/OMultiplex-I/O- & Peripherie-Pin STXP (General)
9VCC12APowerVersorgungsspannungseingang (VCC12A — 3.3V / 5.0V Standard Logic)
10RSATAI/OMultiplex-I/O- & Peripherie-Pin RSATA (General)
11PA15I/OMultiplex-I/O- & Peripherie-Pin PA15 (General)
12PA14I/OMultiplex-I/O- & Peripherie-Pin PA14 (General)
13PA13I/OMultiplex-I/O- & Peripherie-Pin PA13 (General)
14PA12I/OMultiplex-I/O- & Peripherie-Pin PA12 (General)
15PA2I/OMultiplex-I/O- & Peripherie-Pin PA2 (General)
16PA1I/OMultiplex-I/O- & Peripherie-Pin PA1 (General)
17PA0I/OMultiplex-I/O- & Peripherie-Pin PA0 (General)
18V33IO1PowerVersorgungsspannungseingang (V33IO1 — 3.3V / 5.0V Standard Logic)
19PB7I/OMultiplex-I/O- & Peripherie-Pin PB7 (General)
20PB6I/OMultiplex-I/O- & Peripherie-Pin PB6 (General)
21PB5I/OMultiplex-I/O- & Peripherie-Pin PB5 (General)
22PB4I/OMultiplex-I/O- & Peripherie-Pin PB4 (General)
23PB3I/OMultiplex-I/O- & Peripherie-Pin PB3 (General)
24PB2I/OMultiplex-I/O- & Peripherie-Pin PB2 (General)
25PB1I/OMultiplex-I/O- & Peripherie-Pin PB1 (General)
26PB0I/OMultiplex-I/O- & Peripherie-Pin PB0 (General)
27VCC33PowerVersorgungsspannungseingang (VCC33 — 3.3V / 5.0V Standard Logic)
28XOI/OMultiplex-I/O- & Peripherie-Pin XO (RTC/CLK)
29XII/OMultiplex-I/O- & Peripherie-Pin XI (RTC/CLK)
30RUSBI/OMultiplex-I/O- & Peripherie-Pin RUSB (General)
31UD+I/OMultiplex-I/O- & Peripherie-Pin UD+ (USB)
32UD-I/OMultiplex-I/O- & Peripherie-Pin UD- (USB)
33V33IO3PowerVersorgungsspannungseingang (V33IO3 — 3.3V / 5.0V Standard Logic)
34GNDGNDMasseanschluss (GND)
35VCC12PowerVersorgungsspannungseingang (VCC12 — 3.3V / 5.0V Standard Logic)
36PB11I/OMultiplex-I/O- & Peripherie-Pin PB11 (General)
37PB10I/OMultiplex-I/O- & Peripherie-Pin PB10 (General)
38RST#I/OMultiplex-I/O- & Peripherie-Pin RST# (General)
39PA3I/OMultiplex-I/O- & Peripherie-Pin PA3 (General)
40PA4I/OMultiplex-I/O- & Peripherie-Pin PA4 (General)
41PA5I/OMultiplex-I/O- & Peripherie-Pin PA5 (General)
42PA6I/OMultiplex-I/O- & Peripherie-Pin PA6 (General)
43PA7I/OMultiplex-I/O- & Peripherie-Pin PA7 (General)
44PA8I/OMultiplex-I/O- & Peripherie-Pin PA8 (General)
45PA9I/OMultiplex-I/O- & Peripherie-Pin PA9 (General)
46PA10I/OMultiplex-I/O- & Peripherie-Pin PA10 (General)
47PA11I/OMultiplex-I/O- & Peripherie-Pin PA11 (General)
48V33IO2PowerVersorgungsspannungseingang (V33IO2 — 3.3V / 5.0V Standard Logic)
PIN 1 GND
GND
Masseanschluss (GND)
Designhinweis: 0V electrical ground return terminal (GND) for internal core logic, I/O drivers, and analog sub-blocks.
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 8 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: CH568L (WCH · LQFP-48(7x7))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
CH568L (LQFP-48(7x7)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
CH568L (LQFP-48(7x7)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (48 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
CH568L (LQFP-48(7x7)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
CH568L (LQFP-48(7x7)) - 4. Gehäuseabmessungen (D×E×A)
LQFP-48(7x7) · 7.00×7.00mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
CH568L (LQFP-48(7x7)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (48 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
CH568L (LQFP-48(7x7)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (8 Abb. · Seite 1/1)
Zeige 1–8 von 8 unbeschnittenen Originalzeichnungen für CH568
P2 · p02_fig01EXAKTES GEHÄUSE
CH568L (LQFP-48(7x7)) — Figure 2-1 Pin arrangement of LQFP48 package 1.2 Pin Description
Figure 2-1 Pin arrangement of LQFP48 package 1.2 Pin Description
P2 · p02_fig02EXAKTES GEHÄUSE
CH568L (LQFP-48(7x7)) — Figure 2-1 Pin arrangement of LQFP48 package 1.2 Pin Description
Figure 2-1 Pin arrangement of LQFP48 package 1.2 Pin Description
P1 · p01_fig01286×190px
CH568L (LQFP-48(7x7)) — Overview
Overview
P2 · p02_fig01P2
CH568L (LQFP-48(7x7)) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P2 · p02_fig02P2
CH568L (LQFP-48(7x7)) — Datasheet Page 2 (p02_fig02)
Datasheet Page 2 (p02_fig02)
P6 · p06_fig011780×1085px
CH568L (LQFP-48(7x7)) — CH568 Datasheet 5 http://wch.cn
CH568 Datasheet 5 http://wch.cn
P10 · p10_fig011283×502px
CH568L (LQFP-48(7x7)) — Figure 3-1 Power-on Reset
Figure 3-1 Power-on Reset
P102 · p102_fig011611×1314px
CH568L (LQFP-48(7x7)) — Remarks: The unit of dimension is mm (millimeters) The pin center spacing is the nominal value, there is no error, and other dimension error is not greater than ±0.2mm.
Remarks: The unit of dimension is mm (millimeters) The pin center spacing is the nominal value, there is no error, and other dimension error is not greater than ±0.2mm.

Elektrische Spezifikationen & Bauteildetails (CH568L)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:CH568L (LQFP-48(7x7)) ist ein 48-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 7.00 × 7.00 × 1.40 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und USB, UART, SPI, PWM, SDIO, RTC/CLK Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
120MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
7.00 × 7.00 × 1.40 mm (A1=0.10 mm)
Gehäusefamilie: LQFP (LQFP-48(7x7))
Pinanzahl & RastermaßN / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
USB, UART, SPI, PWM, SDIO, RTC/CLK
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol48 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint48 Pads · Raster 0.50mm
OK
IPC-7525 60% LotpastenfensterReflow 1:1 Standard
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (LQFP-48(7x7))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
7.00 × 7.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=1.40mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.30 × 1.25 mm
Pins / Gesamt-PadsTopology
48P / 48Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
LQFP-48(7x7)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — CH568L (LQFP-48(7x7))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH568L (LQFP-48(7x7))?

Das Bauteil CH568L von WCH im LQFP-48(7x7)-Gehäuse besitzt 48 Pins mit einem Rastermaß (Pitch) von 0.50 mm. Wichtige Pins: 1 (GND: Masseanschluss (GND)), 2 (VCC33: Versorgungsspannungseingang (VCC33 — 3.3V / 5.0V Standard Logic)), 3 (VCC12: Versorgungsspannungseingang (VCC12 — 3.3V / 5.0V Standard Logic)), 4 (SRXP: Multiplex-I/O- & Peripherie-Pin SRXP (General)), 5 (SRXM: Multiplex-I/O- & Peripherie-Pin SRXM (General)), 6 (VCC12A: Versorgungsspannungseingang (VCC12A — 3.3V / 5.0V Standard Logic)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der CH568L?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH568L (LQFP-48(7x7)) 7.00 × 7.00 mm bei einem Pitch e = 0.50 mm und 48 Kupfer-Pads.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH568L heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH568L (WCH, LQFP-48(7x7)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (48 Pins) & CH568 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
2VCC33Power_InPositiver Versorgungseingang (VCC33) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
3VCC12Power_InPositiver Versorgungseingang (VCC12) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
4SRXPDigital_IOSignalanschluss SRXP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SRXP. Unterstützte Bus-Schnittstellen: General.
5SRXMDigital_IOSignalanschluss SRXM (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SRXM. Unterstützte Bus-Schnittstellen: General.
6VCC12APower_InPositiver Versorgungseingang (VCC12A) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
7STXMDigital_IOSignalanschluss STXM (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: STXM. Unterstützte Bus-Schnittstellen: General.
8STXPDigital_IOSignalanschluss STXP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: STXP. Unterstützte Bus-Schnittstellen: General.
9VCC12APower_InPositiver Versorgungseingang (VCC12A) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
10RSATADigital_IOSignalanschluss RSATA (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RSATA. Unterstützte Bus-Schnittstellen: General.
11PA15Digital_IOSignalanschluss PA15 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA15. Unterstützte Bus-Schnittstellen: General.
12PA14Digital_IOSignalanschluss PA14 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA14. Unterstützte Bus-Schnittstellen: General.
13PA13Digital_IOSignalanschluss PA13 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA13. Unterstützte Bus-Schnittstellen: General.
14PA12Digital_IOSignalanschluss PA12 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA12. Unterstützte Bus-Schnittstellen: General.
15PA2Digital_IOSignalanschluss PA2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA2. Unterstützte Bus-Schnittstellen: General.
16PA1Digital_IOSignalanschluss PA1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA1. Unterstützte Bus-Schnittstellen: General.
17PA0Digital_IOSignalanschluss PA0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA0. Unterstützte Bus-Schnittstellen: General.
18V33IO1Power_InPositiver Versorgungseingang (V33IO1) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
19PB7Digital_IOSignalanschluss PB7 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB7. Unterstützte Bus-Schnittstellen: General.
20PB6Digital_IOSignalanschluss PB6 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB6. Unterstützte Bus-Schnittstellen: General.
21PB5Digital_IOSignalanschluss PB5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB5. Unterstützte Bus-Schnittstellen: General.
22PB4Digital_IOSignalanschluss PB4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB4. Unterstützte Bus-Schnittstellen: General.
23PB3Digital_IOSignalanschluss PB3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB3. Unterstützte Bus-Schnittstellen: General.
24PB2Digital_IOSignalanschluss PB2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB2. Unterstützte Bus-Schnittstellen: General.
25PB1Digital_IOSignalanschluss PB1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB1. Unterstützte Bus-Schnittstellen: General.
26PB0Digital_IOSignalanschluss PB0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB0. Unterstützte Bus-Schnittstellen: General.
27VCC33Power_InPositiver Versorgungseingang (VCC33) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
28XODigital_IOSignalanschluss XO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XO. Unterstützte Bus-Schnittstellen: RTC/CLK.
29XIDigital_IOSignalanschluss XI (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: XI. Unterstützte Bus-Schnittstellen: RTC/CLK.
30RUSBDigital_IOSignalanschluss RUSB (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RUSB. Unterstützte Bus-Schnittstellen: General.
31UD+Digital_IOSignalanschluss UD+ (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: UD+. Unterstützte Bus-Schnittstellen: USB.
32UD-Digital_IOSignalanschluss UD- (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: UD-. Unterstützte Bus-Schnittstellen: USB.
33V33IO3Power_InPositiver Versorgungseingang (V33IO3) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
34GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
35VCC12Power_InPositiver Versorgungseingang (VCC12) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
36PB11Digital_IOSignalanschluss PB11 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB11. Unterstützte Bus-Schnittstellen: General.
37PB10Digital_IOSignalanschluss PB10 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PB10. Unterstützte Bus-Schnittstellen: General.
38RST#Digital_IOSignalanschluss RST# (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: RST#. Unterstützte Bus-Schnittstellen: General.
39PA3Digital_IOSignalanschluss PA3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA3. Unterstützte Bus-Schnittstellen: General.
40PA4Digital_IOSignalanschluss PA4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA4. Unterstützte Bus-Schnittstellen: General.
41PA5Digital_IOSignalanschluss PA5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA5. Unterstützte Bus-Schnittstellen: General.
42PA6Digital_IOSignalanschluss PA6 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA6. Unterstützte Bus-Schnittstellen: General.
43PA7Digital_IOSignalanschluss PA7 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA7. Unterstützte Bus-Schnittstellen: General.
44PA8Digital_IOSignalanschluss PA8 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA8. Unterstützte Bus-Schnittstellen: General.
45PA9Digital_IOSignalanschluss PA9 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA9. Unterstützte Bus-Schnittstellen: General.
46PA10Digital_IOSignalanschluss PA10 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA10. Unterstützte Bus-Schnittstellen: General.
47PA11Digital_IOSignalanschluss PA11 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA11. Unterstützte Bus-Schnittstellen: General.
48V33IO2Power_InPositiver Versorgungseingang (V33IO2) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
EntdeckenBauteileGehäuseHerstellerUpload