ChipDocs.org
⌘K
2284 部品PDFアップロード
CH412K (SOT-363-6) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH412K

WCHID: C89184SOT-363-6 · 6 ピン · Pitch 0.65mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · CH412K (SOT-363-6)1IO12GND3IO26IO1～IO45VCC4IO3Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.210.25.10-5.1-10.2mm
2. 2Dフットプリント
123456E=2.00mm · Pitch e=0.65mmD=1.25mm-3-2-101233210-1-2-3mm
3. 3Dモデル
パッケージ外形: 2.00mm × 1.25mm · ピッチ: 0.65mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (6/6)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1IO1I/OマルチプレクスI/O・ペリフェラル端子 IO1 (General)
2GNDGNDグラウンド基準端子 (GND)
3IO2I/OマルチプレクスI/O・ペリフェラル端子 IO2 (General)
4IO3I/OマルチプレクスI/O・ペリフェラル端子 IO3 (General)
5VCCPower電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
6IO1～IO4I/OマルチプレクスI/O・ペリフェラル端子 IO1～IO4 (General)
PIN 1 IO1
I/O
マルチプレクスI/O・ペリフェラル端子 IO1 (General)
設計上の注意点: Signal terminal IO1 (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: IO1. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 9 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: CH412K (WCH · SOT-363-6)
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
CH412K (SOT-363-6) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
CH412K (SOT-363-6) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (6ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
CH412K (SOT-363-6) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
CH412K (SOT-363-6) - 4. パッケージ外形寸法図 (D×E×A)
SOT-363-6 · 2.00×1.25mm · ピッチ 0.65mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
CH412K (SOT-363-6) - 5. 推奨PCBフットプリント
IPC-7351B パッド (6 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
CH412K (SOT-363-6) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (9 点 · 1/1 ページ)
CH412 シリーズの切り抜きなし原本図面 9 点中 1–9 点目を表示
P1 · p01_fig011756×604px
CH412K (SOT-363-6) — 2、特点
2、特点
P1 · p01_fig02805×204px
CH412K (SOT-363-6) — 封装形式 塑体宽度 引脚间距 封装说明 订货型号 SOT363 1.25mm 49mil 0.65mm 26mil 小型6 脚贴片 CH412K SOT353 1.25mm 49mil 0.65mm 26mil 小型5 脚贴片 CH412Z 注：1、封装体积较小，正面印字仅有代号而不含全部型号，例如CH412Z 代号是12。 2、盘装，每盘整包装数量为3000 只，可以零售，但是零售时不会逐个清点数量。 CH412K CH4122 4 Idi 104 é 4 loi rlo4
封装形式 塑体宽度 引脚间距 封装说明 订货型号 SOT363 1.25mm 49mil 0.65mm 26mil 小型6 脚贴片 CH412K SOT353 1.25mm 49mil 0.65mm 26mil 小型5 脚贴片 CH412Z 注：1、封装体积较小，正面印字仅有代号而不含全部型号，例如CH412Z 代号是12。 2、盘装，每盘整包装数量为3000 只，可以零售，但是零售时不会逐个清点数量。 CH412K CH4122 4 Idi 104 é 4 loi rlo4
P1 · p01_fig02P1
CH412K (SOT-363-6) — Datasheet Page 1 (p01_fig02)
Datasheet Page 1 (p01_fig02)
P2 · p02_fig011726×745px
CH412K (SOT-363-6) — 6.1. 绝对最大值（临界或者超过绝对最大值将可能导致芯片工作不正常甚至损坏）
6.1. 绝对最大值（临界或者超过绝对最大值将可能导致芯片工作不正常甚至损坏）
P3 · p03_fig011500×532px
CH412K (SOT-363-6) — CH412K 可以用于USB 高速信号的ESD 保护，GND 直接连接到全局地，VCC 连接到3.3V 电源电压， 并且由电容C4 提供电源旁路。
CH412K 可以用于USB 高速信号的ESD 保护，GND 直接连接到全局地，VCC 连接到3.3V 电源电压， 并且由电容C4 提供电源旁路。
P3 · p03_fig021290×727px
CH412K (SOT-363-6) — 7.2. CH412Z 应用（下图）
7.2. CH412Z 应用（下图）
P3 · p03_fig01P3
CH412K (SOT-363-6) — Datasheet Page 3 (p03_fig01)
Datasheet Page 3 (p03_fig01)
P4 · p04_fig011296×1486px
CH412K (SOT-363-6) — D i] =a] 7 qf i a EE.
D i] =a] 7 qf i a EE.
P4 · p04_fig01P4
CH412K (SOT-363-6) — Datasheet Page 4 (p04_fig01)
Datasheet Page 4 (p04_fig01)

電気仕様 & 部品詳細スペック (CH412K)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:CH412K (SOT-363-6) は 6 ピンの標準電子部品・コネクタで、パッケージ外形は 2.00 × 1.25 × 0.95 mm（ピンピッチ e = 0.65 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、USB インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
2.00 × 1.25 × 0.95 mm (A1=0.10 mm)
パッケージ系列: SOT23 (SOT-363-6)
ピン数・リードピッチN / e
6 Pins | Pitch e = 0.65 mm (25.6 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル6 ピン自動バス分類
OK
IPC-7351B フットプリント6 パッド · ピッチ 0.65mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (SOT-363-6)

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
2.00 × 1.25 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.95mm · e=0.65mm
パッド寸法 (W × L)Level B
0.30 × 1.07 mm
ピン数 / 総パッド数Topology
6P / 6Pad (SOT_SMALL)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
SOT-363-6
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — CH412K (SOT-363-6)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

CH412K (SOT-363-6) のピン配置 (Pinout) および電源電圧仕様は？

WCH 製 CH412K (SOT-363-6 パッケージ) は全 6 ピン構成で、ピンピッチは 0.65 mm です。主なピン：1 (IO1: マルチプレクスI/O・ペリフェラル端子 IO1 (General)), 2 (GND: グラウンド基準端子 (GND)), 3 (IO2: マルチプレクスI/O・ペリフェラル端子 IO2 (General)), 4 (IO3: マルチプレクスI/O・ペリフェラル端子 IO3 (General)), 5 (VCC: 電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)), 6 (IO1～IO4: マルチプレクスI/O・ペリフェラル端子 IO1～IO4 (General))。

CH412K の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH412K (SOT-363-6) の本体外形は 1.25 × 2.00 mm、ピッチ e = 0.65 mm、合計 6 パッドで構成されています。

CH412K の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH412K (WCH, SOT-363-6) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (6 ピン) & CH412 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1IO1Digital_IO信号端子 IO1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IO1。対応バス/インターフェース: General。
2GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
3IO2Digital_IO信号端子 IO2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IO2。対応バス/インターフェース: General。
4IO3Digital_IO信号端子 IO3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IO3。対応バス/インターフェース: General。
5VCCPower_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。
6IO1～IO4Digital_IO信号端子 IO1～IO4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IO1～IO4。対応バス/インターフェース: General。
探索部品パッケージメーカーアップロード