ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
CH412K (SOT-363-6) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH412K

WCHID: C89184SOT-363-6 · 6 Pins · Pitch 0.65mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · CH412K (SOT-363-6)1IO12GND3IO26IO1～IO45VCC4IO3Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.210.25.10-5.1-10.2mm
2. 2D-FOOTPRINT
123456E=2.00mm · Pitch e=0.65mmD=1.25mm-3-2-101233210-1-2-3mm
3. 3D-MODELL
Gehäusekörper: 2.00mm × 1.25mm · Raster: 0.65mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (6/6)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1IO1I/OMultiplex-I/O- & Peripherie-Pin IO1 (General)
2GNDGNDMasseanschluss (GND)
3IO2I/OMultiplex-I/O- & Peripherie-Pin IO2 (General)
4IO3I/OMultiplex-I/O- & Peripherie-Pin IO3 (General)
5VCCPowerVersorgungsspannungseingang (VCC — 3.3V / 5.0V Standard Logic)
6IO1～IO4I/OMultiplex-I/O- & Peripherie-Pin IO1～IO4 (General)
PIN 1 IO1
I/O
Multiplex-I/O- & Peripherie-Pin IO1 (General)
Designhinweis: Signal terminal IO1 (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: IO1. Supported peripheral buses: General.
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 9 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: CH412K (WCH · SOT-363-6)
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
CH412K (SOT-363-6) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
CH412K (SOT-363-6) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (6 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
CH412K (SOT-363-6) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
CH412K (SOT-363-6) - 4. Gehäuseabmessungen (D×E×A)
SOT-363-6 · 2.00×1.25mm · Raster 0.65mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
CH412K (SOT-363-6) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (6 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
CH412K (SOT-363-6) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (9 Abb. · Seite 1/1)
Zeige 1–9 von 9 unbeschnittenen Originalzeichnungen für CH412
P1 · p01_fig011756×604px
CH412K (SOT-363-6) — 2、特点
2、特点
P1 · p01_fig02805×204px
CH412K (SOT-363-6) — 封装形式 塑体宽度 引脚间距 封装说明 订货型号 SOT363 1.25mm 49mil 0.65mm 26mil 小型6 脚贴片 CH412K SOT353 1.25mm 49mil 0.65mm 26mil 小型5 脚贴片 CH412Z 注：1、封装体积较小，正面印字仅有代号而不含全部型号，例如CH412Z 代号是12。 2、盘装，每盘整包装数量为3000 只，可以零售，但是零售时不会逐个清点数量。 CH412K CH4122 4 Idi 104 é 4 loi rlo4
封装形式 塑体宽度 引脚间距 封装说明 订货型号 SOT363 1.25mm 49mil 0.65mm 26mil 小型6 脚贴片 CH412K SOT353 1.25mm 49mil 0.65mm 26mil 小型5 脚贴片 CH412Z 注：1、封装体积较小，正面印字仅有代号而不含全部型号，例如CH412Z 代号是12。 2、盘装，每盘整包装数量为3000 只，可以零售，但是零售时不会逐个清点数量。 CH412K CH4122 4 Idi 104 é 4 loi rlo4
P1 · p01_fig02P1
CH412K (SOT-363-6) — Datasheet Page 1 (p01_fig02)
Datasheet Page 1 (p01_fig02)
P2 · p02_fig011726×745px
CH412K (SOT-363-6) — 6.1. 绝对最大值（临界或者超过绝对最大值将可能导致芯片工作不正常甚至损坏）
6.1. 绝对最大值（临界或者超过绝对最大值将可能导致芯片工作不正常甚至损坏）
P3 · p03_fig011500×532px
CH412K (SOT-363-6) — CH412K 可以用于USB 高速信号的ESD 保护，GND 直接连接到全局地，VCC 连接到3.3V 电源电压， 并且由电容C4 提供电源旁路。
CH412K 可以用于USB 高速信号的ESD 保护，GND 直接连接到全局地，VCC 连接到3.3V 电源电压， 并且由电容C4 提供电源旁路。
P3 · p03_fig021290×727px
CH412K (SOT-363-6) — 7.2. CH412Z 应用（下图）
7.2. CH412Z 应用（下图）
P3 · p03_fig01P3
CH412K (SOT-363-6) — Datasheet Page 3 (p03_fig01)
Datasheet Page 3 (p03_fig01)
P4 · p04_fig011296×1486px
CH412K (SOT-363-6) — D i] =a] 7 qf i a EE.
D i] =a] 7 qf i a EE.
P4 · p04_fig01P4
CH412K (SOT-363-6) — Datasheet Page 4 (p04_fig01)
Datasheet Page 4 (p04_fig01)

Elektrische Spezifikationen & Bauteildetails (CH412K)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:CH412K (SOT-363-6) ist ein 6-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 2.00 × 1.25 × 0.95 mm (Pin-Raster e = 0.65 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und USB Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
DC / Broadband Passive
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
2.00 × 1.25 × 0.95 mm (A1=0.10 mm)
Gehäusefamilie: SOT23 (SOT-363-6)
Pinanzahl & RastermaßN / e
6 Pins | Pitch e = 0.65 mm (25.6 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
USB
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol6 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint6 Pads · Raster 0.65mm
OK
IPC-7525 60% LotpastenfensterReflow 1:1 Standard
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (SOT-363-6)

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
2.00 × 1.25 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.95mm · e=0.65mm
Pad-Abmessungen (W × L)Level B
0.30 × 1.07 mm
Pins / Gesamt-PadsTopology
6P / 6Pad (SOT_SMALL)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
SOT-363-6
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — CH412K (SOT-363-6)

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH412K (SOT-363-6)?

Das Bauteil CH412K von WCH im SOT-363-6-Gehäuse besitzt 6 Pins mit einem Rastermaß (Pitch) von 0.65 mm. Wichtige Pins: 1 (IO1: Multiplex-I/O- & Peripherie-Pin IO1 (General)), 2 (GND: Masseanschluss (GND)), 3 (IO2: Multiplex-I/O- & Peripherie-Pin IO2 (General)), 4 (IO3: Multiplex-I/O- & Peripherie-Pin IO3 (General)), 5 (VCC: Versorgungsspannungseingang (VCC — 3.3V / 5.0V Standard Logic)), 6 (IO1～IO4: Multiplex-I/O- & Peripherie-Pin IO1～IO4 (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der CH412K?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH412K (SOT-363-6) 1.25 × 2.00 mm bei einem Pitch e = 0.65 mm und 6 Kupfer-Pads.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH412K heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH412K (WCH, SOT-363-6) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (6 Pins) & CH412 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1IO1Digital_IOSignalanschluss IO1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: IO1. Unterstützte Bus-Schnittstellen: General.
2GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
3IO2Digital_IOSignalanschluss IO2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: IO2. Unterstützte Bus-Schnittstellen: General.
4IO3Digital_IOSignalanschluss IO3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: IO3. Unterstützte Bus-Schnittstellen: General.
5VCCPower_InPositiver Versorgungseingang (VCC) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
6IO1～IO4Digital_IOSignalanschluss IO1～IO4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: IO1～IO4. Unterstützte Bus-Schnittstellen: General.
EntdeckenBauteileGehäuseHerstellerUpload