기계적 치수 및 랜드 패턴 (DFN-8-EP(2x3))
데이터시트에서 추출 및 IPC-7351B 표준화 완료권장 주변 부품 BOM 및 핀 호환 대체품 (Drop-in)
표준 응용 회로용 수동 부품 및 1:1 핀 호환 대체 부품 목록| 부품 기호 / 대체 품번 | 값 / 패키지 | 역할 및 PCB 배치 규칙 (Layout Rule) |
|---|---|---|
| N/A BOM | 응용 회로 기준 DFN-8-EP(2x3) | 정격 부하 전류에 맞는 배선 폭을 확보하고 IPC-2221 전기적 절연 간격을 준수하세요. |
기술 자주 묻는 질문 (FAQ) — PIC12F1501-E/MC (DFN-8-EP(2x3))
핀아웃, IPC-7351B 랜드 패턴 치수 및 CAD 내보내기 포맷 빠른 안내PIC12F1501-E/MC (DFN-8-EP(2x3))의 핀아웃(Pinout) 및 전원 전압 사양은 어떻게 되나요?
MICROCHIP에서 제조한 PIC12F1501-E/MC(DFN-8-EP(2x3) 패키지)은 핀 피치 0.50 mm의 9핀 소자입니다(동작 전압 VCC 1.8V to 3.6V). 주요 핀 구성: 1 (VDD: 전원 공급 입력 핀 (VDD — 1.8V to 3.6V)), 2 (RA5: 다중화 I/O 및 주변장치 핀 RA5 (General)), 3 (RA4: 다중화 I/O 및 주변장치 핀 RA4 (General)), 4 (MCLR#/VPP/RA3: 다중화 I/O 및 주변장치 핀 MCLR#/VPP/RA3 (General)), 5 (RA2: 다중화 I/O 및 주변장치 핀 RA2 (General)), 6 (RA1/ICSPCLK: 다중화 I/O 및 주변장치 핀 RA1/ICSPCLK (General)).
PIC12F1501-E/MC의 IPC-7351B 표준 PCB 풋프린트 규격 치수는 얼마인가요?
데이터시트 기계 도면 및 IPC-7351B Level B(표준 밀도)에 따라 PIC12F1501-E/MC(DFN-8-EP(2x3)) 본체 크기는 2.00 × 3.00 mm, 피치 e = 0.50 mm이며 총 9개의 구리 패드로 구성됩니다 (중앙 방열 패드 EPAD 1.75 × 1.55 mm, IPC-7525 60% 스텐실 창 적용).
PIC12F1501-E/MC용 KiCad(.kicad_mod, .kicad_sym), Fusion 360(.lbr) 및 3D STEP 모델은 어디서 다운로드할 수 있나요?
이 페이지에서 CERN-OHL-P-2.0 오픈 하드웨어 라이선스에 따라 검증된 PIC12F1501-E/MC(MICROCHIP, DFN-8-EP(2x3))의 KiCad 8 풋프린트 및 기호, Autodesk Fusion 360 / Eagle(.lbr), 3D STEP AP214 & WebGL GLB 패키지를 무료로 즉시 다운로드할 수 있습니다.
정적 참조 부록: 핀아웃 테이블 (9 핀) 및 PIC12F1501 제품군 변형정적 표 펼치기
| 핀 번호 (Pin #) | 신호명 (Signal Name) | 전기적 유형 (Type) | 기능 설명 및 회로 설계 유의사항 |
|---|---|---|---|
| 1 | VDD | Power_In | 1.8V to 3.6V 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD, 최대 정격: 3.6V)입니다. |
| 2 | RA5 | Digital_IO | 신호 단자 RA5 (방향: I/O, 전압 도메인: 1.8V to 3.6V). 다중화 대체 기능 (Alternate Functions): RA5. 지원 버스 프로토콜: General. |
| 3 | RA4 | Digital_IO | 신호 단자 RA4 (방향: I/O, 전압 도메인: 1.8V to 3.6V). 다중화 대체 기능 (Alternate Functions): RA4. 지원 버스 프로토콜: General. |
| 4 | MCLR#/VPP/RA3 | Digital_IO | 신호 단자 MCLR#/VPP/RA3 (방향: I/O, 전압 도메인: 1.8V to 3.6V). 다중화 대체 기능 (Alternate Functions): MCLR#/VPP/RA3. 지원 버스 프로토콜: General. |
| 5 | RA2 | Digital_IO | 신호 단자 RA2 (방향: I/O, 전압 도메인: 1.8V to 3.6V). 다중화 대체 기능 (Alternate Functions): RA2. 지원 버스 프로토콜: General. |
| 6 | RA1/ICSPCLK | Digital_IO | 신호 단자 RA1/ICSPCLK (방향: I/O, 전압 도메인: 1.8V to 3.6V). 다중화 대체 기능 (Alternate Functions): RA1/ICSPCLK. 지원 버스 프로토콜: General. |
| 7 | RA0/ICSPDAT | Digital_IO | 신호 단자 RA0/ICSPDAT (방향: I/O, 전압 도메인: 1.8V to 3.6V). 다중화 대체 기능 (Alternate Functions): RA0/ICSPDAT. 지원 버스 프로토콜: General. |
| 8 | VSS | GND | 내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (VSS)입니다. |
| 9 | EP | GND | 패키지 하단 노출 방열 패드 (EP)로, 주요 열 방출 경로와 저인덕턴스 0V 접지 귀환 경로를 제공합니다. |