QFN-32-EP(5x5) · 33P
33P5.0×5.0×0.85mmP=0.5mm
KSZ8061 (QFN-32-EP(5x5))
Sơ đồ Chân Đồng bộ Symbol/2D/3D (49/49)
Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D| Chân | Ký hiệu | Loại | Chức năng (VI) |
|---|---|---|---|
| 1 | XI | I/O | Chân Đa năng Vào/Ra & Ngoại vi XI (RTC/CLK) |
| 2 | XO | I/O | Chân Đa năng Vào/Ra & Ngoại vi XO (RTC/CLK) |
| 3 | AVDDH | Power | Chân cấp nguồn dương (AVDDH — 3.3V / 5.0V Standard Logic) |
| 4 | TXP | I/O | Chân Đa năng Vào/Ra & Ngoại vi TXP (General) |
| 5 | TXM | I/O | Chân Đa năng Vào/Ra & Ngoại vi TXM (General) |
| 6 | RXP | I/O | Chân Đa năng Vào/Ra & Ngoại vi RXP (General) |
| 7 | RXM | I/O | Chân Đa năng Vào/Ra & Ngoại vi RXM (General) |
| 8 | AVDDL | Power | Chân cấp nguồn dương (AVDDL — 3.3V / 5.0V Standard Logic) |
| 9 | VDDL | Power | Chân cấp nguồn dương (VDDL — 3.3V / 5.0V Standard Logic) |
| 10 | MDIO | I/O | Chân Đa năng Vào/Ra & Ngoại vi MDIO (General) |
| 11 | MDC | I/O | Chân Đa năng Vào/Ra & Ngoại vi MDC (General) |
| 12 | RXER/QWF | I/O | Chân Đa năng Vào/Ra & Ngoại vi RXER/QWF (General) |
| 13 | RXDV/ CONFIG2 | I/O | Chân Đa năng Vào/Ra & Ngoại vi RXDV/ CONFIG2 (UART) |
| 14 | RXD3/ PHYAD0 | I/O | Chân Đa năng Vào/Ra & Ngoại vi RXD3/ PHYAD0 (UART) |
| 15 | VDDIO | Power | Chân cấp nguồn dương (VDDIO — 3.3V / 5.0V Standard Logic) |
| 16 | RXD2/ PHYAD1 | I/O | Chân Đa năng Vào/Ra & Ngoại vi RXD2/ PHYAD1 (UART) |
| 17 | RXD1/ PHYAD2 | I/O | Chân Đa năng Vào/Ra & Ngoại vi RXD1/ PHYAD2 (UART) |
| 18 | RXD0/ AUTONEG | I/O | Chân Đa năng Vào/Ra & Ngoại vi RXD0/ AUTONEG (UART) |
| 19 | RXC/ CONFIG0 | I/O | Chân Đa năng Vào/Ra & Ngoại vi RXC/ CONFIG0 (General) |
| 20 | TXC | I/O | Chân Đa năng Vào/Ra & Ngoại vi TXC (General) |
| 21 | TXEN | I/O | Chân Đa năng Vào/Ra & Ngoại vi TXEN (General) |
| 22 | TXD0 | I/O | Chân Đa năng Vào/Ra & Ngoại vi TXD0 (UART) |
| 23 | TXD1 | I/O | Chân Đa năng Vào/Ra & Ngoại vi TXD1 (UART) |
| 24 | LED0 | I/O | Chân Đa năng Vào/Ra & Ngoại vi LED0 (General) |
| 25 | TXD2 | I/O | Chân Đa năng Vào/Ra & Ngoại vi TXD2 (UART) |
| 26 | TXD3 | I/O | Chân Đa năng Vào/Ra & Ngoại vi TXD3 (UART) |
| 27 | CRS/ CONFIG1 | I/O | Chân Đa năng Vào/Ra & Ngoại vi CRS/ CONFIG1 (General) |
| 28 | RESET# | I | Chân Khởi động lại / Kích hoạt Hệ thống (RESET#) |
| 29 | INTRP/ NAND Tree#_ | I/O | Chân Đa năng Vào/Ra & Ngoại vi INTRP/ NAND Tree#_ (General) |
| 30 | VDDL | Power | Chân cấp nguồn dương (VDDL — 3.3V / 5.0V Standard Logic) |
| 31 | REXT | I/O | Chân Đa năng Vào/Ra & Ngoại vi REXT (General) |
| 32 | SIGDET | I/O | Chân Đa năng Vào/Ra & Ngoại vi SIGDET (General) |
| 33 | VDDIO | Power | Chân cấp nguồn dương (VDDIO — 3.3V / 5.0V Standard Logic) |
| 34 | TXER | I/O | Chân Đa năng Vào/Ra & Ngoại vi TXER (General) |
| 35 | TXD2 | I/O | Chân Đa năng Vào/Ra & Ngoại vi TXD2 (UART) |
| 36 | GND | GND | Chân Mass Tham chiếu (GND) |
| 37 | TXD3 | I/O | Chân Đa năng Vào/Ra & Ngoại vi TXD3 (UART) |
| 38 | CRS | I/O | Chân Đa năng Vào/Ra & Ngoại vi CRS (General) |
| 39 | LED0 | I/O | Chân Đa năng Vào/Ra & Ngoại vi LED0 (General) |
| 40 | LED1 | I/O | Chân Đa năng Vào/Ra & Ngoại vi LED1 (General) |
| 41 | VDDIO | Power | Chân cấp nguồn dương (VDDIO — 3.3V / 5.0V Standard Logic) |
| 42 | RESET# | I | Chân Khởi động lại / Kích hoạt Hệ thống (RESET#) |
| 43 | GND | GND | Chân Mass Tham chiếu (GND) |
| 44 | INTRP | I/O | Chân Đa năng Vào/Ra & Ngoại vi INTRP (General) |
| 45 | VDDL | Power | Chân cấp nguồn dương (VDDL — 3.3V / 5.0V Standard Logic) |
| 46 | GND | GND | Chân Mass Tham chiếu (GND) |
| 47 | REXT | I/O | Chân Đa năng Vào/Ra & Ngoại vi REXT (General) |
| 48 | SIGDET | I/O | Chân Đa năng Vào/Ra & Ngoại vi SIGDET (General) |
| 49 | GND | GND | Đế Tản nhiệt & Mass Trung tâm (GND) |
PIN 1 XI
I/OChân Đa năng Vào/Ra & Ngoại vi XI (RTC/CLK)
Lưu ý thiết kế: Crystal/Oscillator/ExternalClockInput 25MHz±50ppm ThisinputreferencestheAVDDHpowersupply . .
Tinh chỉnh Mật độ Hàn IPC-7351B & Span C/G/Z
Trình Xem PDF Datasheet Trực Tiếp & Bản vẽ Kỹ thuật (6 Bản vẽ Chuẩn + 8 Hình Trích xuất)
Đọc trực tiếp tài liệu PDF Datasheet gốc ngay trên trang hoặc nhấn vào từng bản vẽ để phóng to toàn màn hình1. Ảnh 3D Thân Vỏ Thực tếREPRESENTATIVE
Mô hình khối 3D chi tiếtPhóng to ›
2. Sơ đồ Chân Chuẩn (Top View)CLEANROOM PINOUT
Đúng kiểu vỏ chuẩn (49 chân)Phóng to ›
3. Sơ đồ Chân PDF Gốc (Nguyên bản)PDF PINOUT
Bản vẽ Pinout Datasheet không cắt nhỏPhóng to ›
4. Bản vẽ Kích thước Vỏ (D×E×A)PACKAGE DIMENSIONS
TQFN-48-EP(7x7) · 7.00×7.00mm · Pitch 0.50mmPhóng to ›
5. Bản vẽ Footprint Khuyến nghịLAND PATTERN
IPC-7351B Land Pattern (49 Pads)Phóng to ›
6. Mạch Nguyên lý Ứng dụngSCHEMATIC
Typical Application SchematicPhóng to ›
Thư viện Sơ đồ Chân & Bản vẽ Kỹ thuật Nguyên bản từ PDF Datasheet (8 hình · Trang 1/1)
Hiển thị hình 1–8 trên 8 hình nguyên bản (không cắt nhỏ mất chân) của dòng chip KSZ8061
P1 · p01_fig01376×200px
P5 · p05_fig01914×953px
P5 · p05_fig01P5
P29 · p29_fig011421×781px
P29 · p29_fig021379×828px
P29 · p29_fig02P29
P58 · p58_fig01Tất cả Kiểu vỏ trong PDF
P59 · p59_fig01Tất cả Kiểu vỏ trong PDF
Thông số Kỹ thuật & Chi tiết Linh kiện (KSZ8061MNGW)
Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet (VI)Mô tả chi tiết:KSZ8061MNGW (TQFN-48-EP(7x7)) là linh kiện điện tử & kết nối tiêu chuẩn 49 chân, kích thước bao hình cơ khí 7.00 × 7.00 × 0.85 mm (bước chân e = 0.50 mm). Hoạt động trong dải điện áp 1.8V ~ 5.5V (Theo Datasheet), dải nhiệt độ -40°C ~ +85°C (Industrial Grade), tích hợp giao thức UART, RTC/CLK.
Điện áp nguồn hoạt độngV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
Cần tụ lọc Ceramic X7R 100nF + 10µF sát chân nguồn
Dải nhiệt độ làm việcT_A
-40°C ~ +85°C (Industrial Grade)
Chuẩn công nghiệp; T_J(max) = +125°C
Xung nhịp / Tần số hoạt độngf_CLK / f_RF
DC / Broadband Passive
Trích xuất từ bảng thông số PDF gốc
Dòng điện & Công suất định mứcI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Tuân thủ giới hạn dòng từng chân
Kích thước Vỏ đóng gói (D × E × A)D × E × A
7.00 × 7.00 × 0.85 mm (A1=0.03 mm)
Họ đóng gói: QFN (TQFN-48-EP(7x7))
Số lượng chân & Bước chânN / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
Chuẩn hóa tọa độ Tâm-Tâm (Span C) theo IPC-7351B
Giao thức Ngoại vi Tích hợpBuses
UART, RTC/CLK
Đồng bộ tự động với Sơ đồ chân & Ký hiệu nguyên lý
Tiêu chuẩn Hàn & Chống ẩmIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% kem hàn cửa sổ (Windowed Stencil) cho EPAD
Cảnh báo an toàn kỹ thuật: Kiểm tra kỹ vị trí chấm Pin 1 (vát góc 45°) trên Silkscreen trước khi đưa vào lò hàn Reflow.
Cảnh báo an toàn kỹ thuật: Đảm bảo vía tản nhiệt (Thermal Vias Ø0.3mm) nối thẳng xuống lớp GND Plane để hạ trở nhiệt RθJA.
Kiểm định 5 Chuẩn
Đánh giá tự động trước khi xuất fileIEEE-315 Symbol49 chân phân nhóm tự động
IPC-7351B Land Pattern49 pads · Pitch 0.50mm
IPC-7525 Kem hàn 60%EPAD 3.50×3.50mm chia cửa sổ
DFM JLCPCB / PCBWayKhe hở Pad min: 0.25mm
3D STEP AP214 & GLBKhớp gốc tọa độ (0,0,0)
Xác nhận Mạch Thật & Đánh giá Kỹ thuật
Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet5.00 PCB Verified
IPC-7351B
Chọn mã biến thể hoặc phiên bản đóng gói khác trong cùng DatasheetCác Biến thể Cùng Họ Chip & Datasheet — KSZ8061 (2)
TQFN-48-EP(7x7) · 49P
49P7.0×7.0×0.85mmP=0.5mm
KSZ8061 (TQFN-48-EP(7x7))
Kích thước Cơ khí & Land Pattern (TQFN-48-EP(7x7))
Trích xuất từ Datasheet & chuẩn hóa IPC-7351BThân vỏ (D × E)Nominal
7.00 × 7.00 mm
Chiều cao (A) & Pitch (e)IPC-7351B
A=0.85mm · e=0.50mm
Kích thước Pad (W × L)Level B
0.28 × 0.85 mm
Số chân / Tổng số PadTopology
49P / 49Pad (QUAD_ROW)
BOM Ngoại vi Khuyến nghị & Mã IC Tương đương (Drop-in)
Linh kiện thụ động đi kèm theo sơ đồ nguyên lý tiêu chuẩn và các mã thay thế tương thích chân 1:1| Ký hiệu / Mã thay thế | Giá trị / Kiểu vỏ | Vai trò & Quy tắc Bố trí PCB (Layout Rule) |
|---|---|---|
| N/A BOM | Theo mạch ứng dụng TQFN-48-EP(7x7) | Đảm bảo bề rộng đường mạch phù hợp dòng định mức và tuân thủ khoảng cách cách điện IPC-2221. |
Câu hỏi Kỹ thuật Thường gặp (FAQ) — KSZ8061MNGW (TQFN-48-EP(7x7))
Giải đáp nhanh về sơ đồ chân Pinout, kích thước Land Pattern IPC-7351B và định dạng tệp CADSơ đồ chân (Pinout) và thông số điện áp của KSZ8061MNGW (TQFN-48-EP(7x7)) như thế nào?
Linh kiện KSZ8061MNGW do MICROCHIP sản xuất đóng gói kiểu TQFN-48-EP(7x7) gồm 49 chân với bước chân (pitch) 0.50 mm. Các chân tiêu biểu gồm: 1 (XI: Chân Đa năng Vào/Ra & Ngoại vi XI (RTC/CLK)), 2 (XO: Chân Đa năng Vào/Ra & Ngoại vi XO (RTC/CLK)), 3 (AVDDH: Chân cấp nguồn dương (AVDDH — 3.3V / 5.0V Standard Logic)), 4 (TXP: Chân Đa năng Vào/Ra & Ngoại vi TXP (General)), 5 (TXM: Chân Đa năng Vào/Ra & Ngoại vi TXM (General)), 6 (RXP: Chân Đa năng Vào/Ra & Ngoại vi RXP (General)).
Kích thước Footprint chuẩn IPC-7351B của KSZ8061MNGW là bao nhiêu?
Theo bản vẽ cơ khí Datasheet và chuẩn hóa toán học IPC-7351B (Density Level B Nominal), thân vỏ KSZ8061MNGW (TQFN-48-EP(7x7)) có kích thước danh định 7.00 × 7.00 mm, bước chân e = 0.50 mm, tổng số 49 pad đồng kèm pad tản nhiệt trung tâm (EPAD) 3.50 × 3.50 mm chia lưới kem hàn 60% theo IPC-7525.
Tải thư viện KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) và mô hình 3D STEP cho KSZ8061MNGW ở đâu?
Bạn có thể tải trực tiếp và miễn phí (giấy phép mở CERN-OHL-P-2.0) toàn bộ gói thư viện CAD đã hậu kiểm của KSZ8061MNGW (MICROCHIP, TQFN-48-EP(7x7)) ngay trên trang này, bao gồm: KiCad 8 Footprint (.kicad_mod), KiCad Schematic Symbol (.kicad_sym), Autodesk Fusion 360 / Eagle (.lbr), và mô hình 3D MCAD (.STEP AP214 & WebGL .GLB).
Phụ lục Tra cứu Tĩnh: Bảng Pinout (49 chân) & Liên kết Biến thể Họ KSZ8061Mở rộng bảng tĩnh
| Số Chân (Pin #) | Tên Tín hiệu (Signal Name) | Loại Điện học (Type) | Mô tả Chức năng & Lưu ý Thiết kế Mạch |
|---|---|---|---|
| 1 | XI | Digital_IO | Chân tín hiệu XI (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): XI. Giao thức hỗ trợ: RTC/CLK. |
| 2 | XO | Digital_IO | Chân tín hiệu XO (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): XO. Giao thức hỗ trợ: RTC/CLK. |
| 3 | AVDDH | Power_In | Chân cấp nguồn dương (AVDDH) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V). |
| 4 | TXP | Digital_IO | Chân tín hiệu TXP (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): TXP. Giao thức hỗ trợ: General. |
| 5 | TXM | Digital_IO | Chân tín hiệu TXM (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): TXM. Giao thức hỗ trợ: General. |
| 6 | RXP | Digital_IO | Chân tín hiệu RXP (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): RXP. Giao thức hỗ trợ: General. |
| 7 | RXM | Digital_IO | Chân tín hiệu RXM (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): RXM. Giao thức hỗ trợ: General. |
| 8 | AVDDL | Power_In | Chân cấp nguồn dương (AVDDL) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V). |
| 9 | VDDL | Power_In | Chân cấp nguồn dương (VDDL) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V). |
| 10 | MDIO | Open_Drain | Chân tín hiệu MDIO (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): MDIO. Giao thức hỗ trợ: General. |
| 11 | MDC | Digital_IO | Chân tín hiệu MDC (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): MDC. Giao thức hỗ trợ: General. |
| 12 | RXER/QWF | Digital_IO | Chân tín hiệu RXER/QWF (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): RXER/QWF. Giao thức hỗ trợ: General. |
| 13 | RXDV/ CONFIG2 | Digital_IO | Chân tín hiệu RXDV/ CONFIG2 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): RXDV/ CONFIG2. Giao thức hỗ trợ: UART. |
| 14 | RXD3/ PHYAD0 | Digital_IO | Chân tín hiệu RXD3/ PHYAD0 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): RXD3/ PHYAD0. Giao thức hỗ trợ: UART. |
| 15 | VDDIO | Power_In | Chân cấp nguồn dương (VDDIO) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V). |
| 16 | RXD2/ PHYAD1 | Digital_IO | Chân tín hiệu RXD2/ PHYAD1 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): RXD2/ PHYAD1. Giao thức hỗ trợ: UART. |
| 17 | RXD1/ PHYAD2 | Digital_IO | Chân tín hiệu RXD1/ PHYAD2 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): RXD1/ PHYAD2. Giao thức hỗ trợ: UART. |
| 18 | RXD0/ AUTONEG | Digital_IO | Chân tín hiệu RXD0/ AUTONEG (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): RXD0/ AUTONEG. Giao thức hỗ trợ: UART. |
| 19 | RXC/ CONFIG0 | Digital_IO | Chân tín hiệu RXC/ CONFIG0 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): RXC/ CONFIG0. Giao thức hỗ trợ: General. |
| 20 | TXC | Digital_IO | Chân tín hiệu TXC (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): TXC. Giao thức hỗ trợ: General. |
| 21 | TXEN | Digital_IO | Chân tín hiệu TXEN (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): TXEN. Giao thức hỗ trợ: General. |
| 22 | TXD0 | Digital_IO | Chân tín hiệu TXD0 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): TXD0. Giao thức hỗ trợ: UART. |
| 23 | TXD1 | Digital_IO | Chân tín hiệu TXD1 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): TXD1. Giao thức hỗ trợ: UART. |
| 24 | LED0 | Digital_IO | Chân tín hiệu LED0 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): LED0. Giao thức hỗ trợ: General. |
| 25 | TXD2 | Digital_IO | Chân tín hiệu TXD2 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): TXD2. Giao thức hỗ trợ: UART. |
| 26 | TXD3 | Digital_IO | Chân tín hiệu TXD3 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): TXD3. Giao thức hỗ trợ: UART. |
| 27 | CRS/ CONFIG1 | Digital_IO | Chân tín hiệu CRS/ CONFIG1 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): CRS/ CONFIG1. Giao thức hỗ trợ: General. |
| 28 | RESET# | Digital_IO | Chân Reset hệ thống mức tích cực thấp (RESET# — Active-Low): Kéo xuống mức 0V sẽ khởi động lại toàn bộ lõi CPU và thanh ghi. |
| 29 | INTRP/ NAND Tree#_ | Open_Drain | Chân tín hiệu INTRP/ NAND Tree#_ (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): INTRP/ NAND Tree#_. Giao thức hỗ trợ: General. |
| 30 | VDDL | Power_In | Chân cấp nguồn dương (VDDL) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V). |
| 31 | REXT | Digital_IO | Chân tín hiệu REXT (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): REXT. Giao thức hỗ trợ: General. |
| 32 | SIGDET | Digital_IO | Chân tín hiệu SIGDET (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): SIGDET. Giao thức hỗ trợ: General. |
| 33 | VDDIO | Power_In | Chân cấp nguồn dương (VDDIO) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V). |
| 34 | TXER | Digital_IO | Chân tín hiệu TXER (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): TXER. Giao thức hỗ trợ: General. |
| 35 | TXD2 | Digital_IO | Chân tín hiệu TXD2 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): TXD2. Giao thức hỗ trợ: UART. |
| 36 | GND | GND | Chân nối đất (GND — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC. |
| 37 | TXD3 | Digital_IO | Chân tín hiệu TXD3 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): TXD3. Giao thức hỗ trợ: UART. |
| 38 | CRS | Digital_IO | Chân tín hiệu CRS (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): CRS. Giao thức hỗ trợ: General. |
| 39 | LED0 | Digital_IO | Chân tín hiệu LED0 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): LED0. Giao thức hỗ trợ: General. |
| 40 | LED1 | Digital_IO | Chân tín hiệu LED1 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): LED1. Giao thức hỗ trợ: General. |
| 41 | VDDIO | Power_In | Chân cấp nguồn dương (VDDIO) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V). |
| 42 | RESET# | Digital_IO | Chân Reset hệ thống mức tích cực thấp (RESET# — Active-Low): Kéo xuống mức 0V sẽ khởi động lại toàn bộ lõi CPU và thanh ghi. |
| 43 | GND | GND | Chân nối đất (GND — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC. |
| 44 | INTRP | Digital_IO | Chân tín hiệu INTRP (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): INTRP. Giao thức hỗ trợ: General. |
| 45 | VDDL | Power_In | Chân cấp nguồn dương (VDDL) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V). |
| 46 | GND | GND | Chân nối đất (GND — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC. |
| 47 | REXT | Digital_IO | Chân tín hiệu REXT (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): REXT. Giao thức hỗ trợ: General. |
| 48 | SIGDET | Digital_IO | Chân tín hiệu SIGDET (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): SIGDET. Giao thức hỗ trợ: General. |
| 49 | GND | GND | Đế đồng lộ thiên dưới bụng IC (GND) đóng vai trò thoát nhiệt chính từ khuôn silicon xuống bảng mạch và làm điểm tham chiếu Mass (0V) nhiễu thấp. |