SY89230UMG (QFN-16(3x3)) — 回路図シンボル、IPC-7351B フットプリント & 3D STEP モデル

Q: SY89230UMG (QFN-16(3x3)) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 SY89230UMG (QFN-16(3x3) パッケージ) は全 17 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (IN: マルチプレクスI/O・ペリフェラル端子 IN (General)), 2 (VT: マルチプレクスI/O・ペリフェラル端子 VT (General)), 3 (VREF AC -: マルチプレクスI/O・ペリフェラル端子 VREF AC - (General)), 4 (IN#: マルチプレクスI/O・ペリフェラル端子 IN# (General)), 5 (EN: システムイネーブル・ハードウェアリセット (EN)), 6 (/MR: マルチプレクスI/O・ペリフェラル端子 /MR (General))。

Q: SY89230UMG の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、SY89230UMG (QFN-16(3x3)) の本体外形は 3.00 × 3.00 mm、ピッチ e = 0.50 mm、合計 17 パッドで構成されています（中央放熱パッド EPAD 1.50 × 1.50 mm、IPC-7525 60% 開口ペーストマスク付き）。

Q: SY89230UMG の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの SY89230UMG (MICROCHIP, QFN-16(3x3)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

1. シンボル

2. 2Dフットプリント

3. 3Dモデル

パッケージ外形: 3.00mm × 3.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (17/17)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます

ピン	記号	種別	機能説明 (JA)
1	IN	I/O	マルチプレクスI/O・ペリフェラル端子 IN (General)
2	VT	I/O	マルチプレクスI/O・ペリフェラル端子 VT (General)
3	VREF AC -	Analog	マルチプレクスI/O・ペリフェラル端子 VREF AC - (General)
4	IN#	I/O	マルチプレクスI/O・ペリフェラル端子 IN# (General)
5	EN	I	システムイネーブル・ハードウェアリセット (EN)
6	/MR	I/O	マルチプレクスI/O・ペリフェラル端子 /MR (General)
7	NC	I/O	マルチプレクスI/O・ペリフェラル端子 NC (General)
8	VCC	Power	電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
9	Q /Q ,	I/O	マルチプレクスI/O・ペリフェラル端子 Q /Q , (General)
10	GND	GND	グラウンド基準端子 (GND)
11	GND	GND	グラウンド基準端子 (GND)
12	Q /Q ,	I/O	マルチプレクスI/O・ペリフェラル端子 Q /Q , (General)
13	VCC	Power	電源供給入力 (VCC — 3.3V / 5.0V Standard Logic)
14	GND	GND	グラウンド基準端子 (GND)
15	GND	GND	グラウンド基準端子 (GND)
16	DIV_SEL	I/O	マルチプレクスI/O・ペリフェラル端子 DIV_SEL (General)
17	EP	GND	露出サーマルパッド・グラウンド (EP)

PIN 1 IN

I/O

マルチプレクスI/O・ペリフェラル端子 IN (General)

設計上の注意点: Signal terminal IN (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: IN. Supported peripheral buses: General.

IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

抽出図面ギャラリー (6 標準図面 + 5 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大

1. 実装3D外観モデルREPRESENTATIVE

高精度3Dソリッドモデル拡大 ›

2. 標準ピン配置図 (上面)CLEANROOM PINOUT

SY89230UMG (QFN-16(3x3)) - 2. 標準ピン配置図 (上面)

パッケージ正規ピン配置 (17ピン)拡大 ›

3. 原本データシートピン図PDF PINOUT

SY89230UMG (QFN-16(3x3)) - 3. 原本データシートピン図

無トリミングピン配置図拡大 ›

4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS

SY89230UMG (QFN-16(3x3)) - 4. パッケージ外形寸法図 (D×E×A)

QFN-16(3x3) · 3.00×3.00mm · ピッチ 0.50mm拡大 ›

5. 推奨PCBフットプリントLAND PATTERN

SY89230UMG (QFN-16(3x3)) - 5. 推奨PCBフットプリント

IPC-7351B パッド (17 Pads)拡大 ›

6. アプリケーション参考回路SCHEMATIC

SY89230UMG (QFN-16(3x3)) - 6. アプリケーション参考回路

Typical Application Schematic拡大 ›

PDF データシート原本ピン配置・技術図面ライブラリ (5 点 · 1/1 ページ)

SY89230 シリーズの切り抜きなし原本図面 5 点中 1–5 点目を表示

P2 · p02_fig01パッケージ完全一致

16-Pin QFN

P15 · p15_fig01パッケージ完全一致

MICREL, INC. 2180 FORTUNE DRIVE SAN JOSE, CA 95131 USA

P1 · p01_fig01700×137px

General Description

P1 · p01_fig02838×487px

Block Diagram

P2 · p02_fig01P2

Datasheet Page 2 (p02_fig01)

電気仕様 & 部品詳細スペック (SY89230UMG)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)

標準電子部品・コネクタ

詳細概要:SY89230UMG (QFN-16(3x3)) は 16 ピンの標準電子部品・コネクタで、パッケージ外形は 3.00 × 3.00 × 0.85 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 40°C to +85°C、Standard I/O / Passive インターフェースを内蔵しています。

動作電源電圧範囲V_CC / V_DD

1.8V ~ 5.5V (Theo Datasheet)

電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置

動作周囲温度範囲T_A

40°C to +85°C

工業用温度グレード；最大接合部温度 T_J(max) = +125°C

動作クロック・無線周波数f_CLK / f_RF

3.2GHz

PDF データシート電気的特性より抽出

出力電流・消費電流定格I_OUT / I_CC

I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA

ピンあたりの絶対最大定格電流を厳守

パッケージ外形寸法 (D × E × A)D × E × A

3.00 × 3.00 × 0.85 mm (A1=0.03 mm)

パッケージ系列: QFN (QFN-16(3x3))

ピン数・リードピッチN / e

16 Pins | Pitch e = 0.50 mm (19.7 mil)

IPC-7351B 中心間スパン C 準拠

内蔵ペリフェラルバスBuses

Standard I/O / Passive

回路図シンボル・2D フットプリント・3D モデル完全同期

リフロー実装・吸湿感度IPC / MSL

IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3

サーマルパッドは 60% 分割ステンシル開口を推奨

エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。

エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック

5/5 合格

IEEE-315 シンボル17 ピン自動バス分類

IPC-7351B フットプリント17 パッド · ピッチ 0.50mm

IPC-7525 60% はんだペースト開口EPAD 1.50×1.50mm メッシュ分割

DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm

3D STEP AP214 & GLB座標原点完全一致 (0,0,0)

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース

5.00 PCB Verified

機械寸法 & ランドパターン (QFN-16(3x3))

データシートから抽出・IPC-7351B 準拠標準化

パッケージ外形 (D × E)Nominal

3.00 × 3.00 mm

全高 (A) & ピッチ (e)IPC-7351B

A=0.85mm · e=0.50mm

パッド寸法 (W × L)Level B

0.28 × 0.80 mm

ピン数 / 総パッド数Topology

17P / 17Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番

DFM READY

部品記号 / 代替型番	定数 / パッケージ	役割 & PCB レイアウトルール
N/A BOM	Per application circuit QFN-16(3x3)	定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — SY89230UMG (QFN-16(3x3))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答

IPC-7351B / IEEE-315

SY89230UMG (QFN-16(3x3)) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 SY89230UMG (QFN-16(3x3) パッケージ) は全 17 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (IN: マルチプレクスI/O・ペリフェラル端子 IN (General)), 2 (VT: マルチプレクスI/O・ペリフェラル端子 VT (General)), 3 (VREF AC -: マルチプレクスI/O・ペリフェラル端子 VREF AC - (General)), 4 (IN#: マルチプレクスI/O・ペリフェラル端子 IN# (General)), 5 (EN: システムイネーブル・ハードウェアリセット (EN)), 6 (/MR: マルチプレクスI/O・ペリフェラル端子 /MR (General))。

SY89230UMG の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、SY89230UMG (QFN-16(3x3)) の本体外形は 3.00 × 3.00 mm、ピッチ e = 0.50 mm、合計 17 パッドで構成されています（中央放熱パッド EPAD 1.50 × 1.50 mm、IPC-7525 60% 開口ペーストマスク付き）。

SY89230UMG の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの SY89230UMG (MICROCHIP, QFN-16(3x3)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (17 ピン) & SY89230 シリーズバリエーション静的テーブルを開く

ピン番号 (Pin #)	信号名 (Signal Name)	電気種別 (Type)	機能説明 & 回路設計上の注意
1	IN	Digital_IO	信号端子 IN（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IN。対応バス/インターフェース: General。
2	VT	Digital_IO	信号端子 VT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VT。対応バス/インターフェース: General。
3	VREF AC -	Analog	信号端子 VREF AC -（方向: Analog、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VREF AC -。対応バス/インターフェース: General。
4	IN#	Digital_IO	信号端子 IN#（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: IN#。対応バス/インターフェース: General。
5	EN	Digital_IO	チップ有効化およびリセット制御入力 (EN)：Highでチップ起動、Lowでリセット（停止）状態になります。
6	/MR	Digital_IO	信号端子 /MR（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: /MR。対応バス/インターフェース: General。
7	NC	NC	信号端子 NC（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
8	VCC	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。
9	Q /Q ,	Digital_IO	信号端子 Q /Q ,（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: Q /Q ,。対応バス/インターフェース: General。
10	GND	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
11	GND	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
12	Q /Q ,	Digital_IO	信号端子 Q /Q ,（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: Q /Q ,。対応バス/インターフェース: General。
13	VCC	Power_In	3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VCC、最大定格: 5.5V) です。
14	GND	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
15	GND	GND	内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
16	DIV_SEL	Digital_IO	信号端子 DIV_SEL（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: DIV_SEL。対応バス/インターフェース: General。
17	EP	GND	パッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。

4D Studio: SY89230UMG Permalink: /part/C631874 MICROCHIP QFN-16(3x3)すべてのパッケージすべてのメーカー