ATSAMS70N19B-CN (LFBGA-100) — Symbol, Footprint IPC-7351B & 3D STEP Model

ATSAMS70N19B-CN

MICROCHIPID: C612463LFBGA-100 · 100 ピン · Pitch 0.80mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · ATSAMS70N19B-CN (LFBGA-100)A1PB9A2PB8A3VBGA4HSDMA5PD4A6PD7A7PA31A8GNDUTMIA9PA28A10JTAGSELB1PD31B2PB13B3VDDUTMICB4HSDPB5PD3B6PD6B7PD8B8PD9B9PB4B10PD15C1PD0C2VDDINC3VDDOUTC4GNDPLLUSBC5VDDIOC6VDDCOREC7PA30C8PB5C9PD10C10PA1D1VREFPD2PD1D3VREFND4GNDANAD5PD5D6VDDCORED7VDDPLLD8PA0D9PD11D10PA2E1PB0E2PB1E3PD2E4GNDPLLE5VDDUTMIIE6VDDPLLU SBE7GNDE8PD13E9PB7E10PD12K10PA12K9PA10K8PA26K7PA24K6PD18K5PA23K4PD19K3PD20K2PA8K1PD30J10PD17J9PA9J8PA11J7PD28J6PA15J5PA16J4PD22J3PA22J2PA7J1PA21H10PA4H9PA5H8PA27H7PA25H6PA14H5PD21H4PD27H3PD25H2PB3H1PB2G10NRSTG9PD16G8PB6G7VDDIOG6VDDCOREG5PA13G4PD24G3PD26G2PA18G1PA17F10PD14F9PA3F8PB12F7TSTF6GNDF5GNDF4GNDF3VDDIOF2PA20F1PA19Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.868.663.558.453.348.343.238.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1-43.2-48.3-53.3-58.4-63.5-68.6mm
2. 2Dフットプリント
A1A2A3A4A5A6A7A8A9A10B1B2B3B4B5B6B7B8B9B10C1C2C3C4C5C6C7C8C9C10D1D2D3D4D5D6D7D8D9D10E1E2E3E4E5E6E7E8E9E10F1F2F3F4F5F6F7F8F9F10G1G2G3G4G5G6G7G8G9G10H1H2H3H4H5H6H7H8H9H10J1J2J3J4J5J6J7J8J9J10K1K2K3K4K5K6K7K8K9K10E=9.00mm · Pitch e=0.80mmD=9.00mm-7-5-3-113577531-1-3-5-7mm
3. 3Dモデル
パッケージ外形: 9.00mm × 9.00mm · ピッチ: 0.80mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (100/100)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
A1PB9I/OマルチプレクスI/O・ペリフェラル端子 PB9 (General)
A2PB8I/OマルチプレクスI/O・ペリフェラル端子 PB8 (General)
A3VBGI/OマルチプレクスI/O・ペリフェラル端子 VBG (General)
A4HSDMI/OマルチプレクスI/O・ペリフェラル端子 HSDM (General)
A5PD4I/OマルチプレクスI/O・ペリフェラル端子 PD4 (General)
A6PD7I/OマルチプレクスI/O・ペリフェラル端子 PD7 (General)
A7PA31I/OマルチプレクスI/O・ペリフェラル端子 PA31 (General)
A8GNDUTMIGNDグラウンド基準端子 (GNDUTMI)
A9PA28I/OマルチプレクスI/O・ペリフェラル端子 PA28 (General)
A10JTAGSELI/OマルチプレクスI/O・ペリフェラル端子 JTAGSEL (SWD/JTAG)
B1PD31I/OマルチプレクスI/O・ペリフェラル端子 PD31 (General)
B2PB13I/OマルチプレクスI/O・ペリフェラル端子 PB13 (General)
B3VDDUTMICPower電源供給入力 (VDDUTMIC — 3.0V to 3.6V)
B4HSDPI/OマルチプレクスI/O・ペリフェラル端子 HSDP (General)
B5PD3I/OマルチプレクスI/O・ペリフェラル端子 PD3 (General)
B6PD6I/OマルチプレクスI/O・ペリフェラル端子 PD6 (General)
B7PD8I/OマルチプレクスI/O・ペリフェラル端子 PD8 (General)
B8PD9I/OマルチプレクスI/O・ペリフェラル端子 PD9 (General)
B9PB4I/OマルチプレクスI/O・ペリフェラル端子 PB4 (General)
B10PD15I/OマルチプレクスI/O・ペリフェラル端子 PD15 (General)
C1PD0I/OマルチプレクスI/O・ペリフェラル端子 PD0 (General)
C2VDDINPower電源供給入力 (VDDIN — 3.0V to 3.6V)
C3VDDOUTPower電源供給入力 (VDDOUT — 3.0V to 3.6V)
C4GNDPLLUSBGNDグラウンド基準端子 (GNDPLLUSB)
C5VDDIOPower電源供給入力 (VDDIO — 3.0V to 3.6V)
C6VDDCOREPower電源供給入力 (VDDCORE — 3.0V to 3.6V)
C7PA30I/OマルチプレクスI/O・ペリフェラル端子 PA30 (General)
C8PB5I/OマルチプレクスI/O・ペリフェラル端子 PB5 (General)
C9PD10I/OマルチプレクスI/O・ペリフェラル端子 PD10 (General)
C10PA1I/OマルチプレクスI/O・ペリフェラル端子 PA1 (General)
D1VREFPAnalogマルチプレクスI/O・ペリフェラル端子 VREFP (General)
D2PD1I/OマルチプレクスI/O・ペリフェラル端子 PD1 (General)
D3VREFNAnalogマルチプレクスI/O・ペリフェラル端子 VREFN (General)
D4GNDANAGNDグラウンド基準端子 (GNDANA)
D5PD5I/OマルチプレクスI/O・ペリフェラル端子 PD5 (General)
D6VDDCOREPower電源供給入力 (VDDCORE — 3.0V to 3.6V)
D7VDDPLLPower電源供給入力 (VDDPLL — 3.0V to 3.6V)
D8PA0I/OマルチプレクスI/O・ペリフェラル端子 PA0 (General)
D9PD11I/OマルチプレクスI/O・ペリフェラル端子 PD11 (General)
D10PA2I/OマルチプレクスI/O・ペリフェラル端子 PA2 (General)
E1PB0I/OマルチプレクスI/O・ペリフェラル端子 PB0 (General)
E2PB1I/OマルチプレクスI/O・ペリフェラル端子 PB1 (General)
E3PD2I/OマルチプレクスI/O・ペリフェラル端子 PD2 (General)
E4GNDPLLGNDグラウンド基準端子 (GNDPLL)
E5VDDUTMIIPower電源供給入力 (VDDUTMII — 3.0V to 3.6V)
E6VDDPLLU SBPower電源供給入力 (VDDPLLU SB — 3.0V to 3.6V)
E7GNDGNDグラウンド基準端子 (GND)
E8PD13I/OマルチプレクスI/O・ペリフェラル端子 PD13 (General)
E9PB7I/OマルチプレクスI/O・ペリフェラル端子 PB7 (General)
E10PD12I/OマルチプレクスI/O・ペリフェラル端子 PD12 (General)
F1PA19I/OマルチプレクスI/O・ペリフェラル端子 PA19 (General)
F2PA20I/OマルチプレクスI/O・ペリフェラル端子 PA20 (General)
F3VDDIOPower電源供給入力 (VDDIO — 3.0V to 3.6V)
F4GNDGNDグラウンド基準端子 (GND)
F5GNDGNDグラウンド基準端子 (GND)
F6GNDGNDグラウンド基準端子 (GND)
F7TSTI/OマルチプレクスI/O・ペリフェラル端子 TST (General)
F8PB12I/OマルチプレクスI/O・ペリフェラル端子 PB12 (General)
F9PA3I/OマルチプレクスI/O・ペリフェラル端子 PA3 (General)
F10PD14I/OマルチプレクスI/O・ペリフェラル端子 PD14 (General)
G1PA17I/OマルチプレクスI/O・ペリフェラル端子 PA17 (General)
G2PA18I/OマルチプレクスI/O・ペリフェラル端子 PA18 (General)
G3PD26I/OマルチプレクスI/O・ペリフェラル端子 PD26 (General)
G4PD24I/OマルチプレクスI/O・ペリフェラル端子 PD24 (General)
G5PA13I/OマルチプレクスI/O・ペリフェラル端子 PA13 (General)
G6VDDCOREPower電源供給入力 (VDDCORE — 3.0V to 3.6V)
G7VDDIOPower電源供給入力 (VDDIO — 3.0V to 3.6V)
G8PB6I/OマルチプレクスI/O・ペリフェラル端子 PB6 (General)
G9PD16I/OマルチプレクスI/O・ペリフェラル端子 PD16 (General)
G10NRSTIシステムイネーブル・ハードウェアリセット (NRST)
H1PB2I/OマルチプレクスI/O・ペリフェラル端子 PB2 (General)
H2PB3I/OマルチプレクスI/O・ペリフェラル端子 PB3 (General)
H3PD25I/OマルチプレクスI/O・ペリフェラル端子 PD25 (General)
H4PD27I/OマルチプレクスI/O・ペリフェラル端子 PD27 (General)
H5PD21I/OマルチプレクスI/O・ペリフェラル端子 PD21 (General)
H6PA14I/OマルチプレクスI/O・ペリフェラル端子 PA14 (General)
H7PA25I/OマルチプレクスI/O・ペリフェラル端子 PA25 (General)
H8PA27I/OマルチプレクスI/O・ペリフェラル端子 PA27 (General)
H9PA5I/OマルチプレクスI/O・ペリフェラル端子 PA5 (General)
H10PA4I/OマルチプレクスI/O・ペリフェラル端子 PA4 (General)
J1PA21I/OマルチプレクスI/O・ペリフェラル端子 PA21 (General)
J2PA7I/OマルチプレクスI/O・ペリフェラル端子 PA7 (General)
J3PA22I/OマルチプレクスI/O・ペリフェラル端子 PA22 (General)
J4PD22I/OマルチプレクスI/O・ペリフェラル端子 PD22 (General)
J5PA16I/OマルチプレクスI/O・ペリフェラル端子 PA16 (General)
J6PA15I/OマルチプレクスI/O・ペリフェラル端子 PA15 (General)
J7PD28I/OマルチプレクスI/O・ペリフェラル端子 PD28 (General)
J8PA11I/OマルチプレクスI/O・ペリフェラル端子 PA11 (General)
J9PA9I/OマルチプレクスI/O・ペリフェラル端子 PA9 (General)
J10PD17I/OマルチプレクスI/O・ペリフェラル端子 PD17 (General)
K1PD30I/OマルチプレクスI/O・ペリフェラル端子 PD30 (General)
K2PA8I/OマルチプレクスI/O・ペリフェラル端子 PA8 (General)
K3PD20I/OマルチプレクスI/O・ペリフェラル端子 PD20 (General)
K4PD19I/OマルチプレクスI/O・ペリフェラル端子 PD19 (General)
K5PA23I/OマルチプレクスI/O・ペリフェラル端子 PA23 (General)
K6PD18I/OマルチプレクスI/O・ペリフェラル端子 PD18 (General)
K7PA24I/OマルチプレクスI/O・ペリフェラル端子 PA24 (General)
K8PA26I/OマルチプレクスI/O・ペリフェラル端子 PA26 (General)
K9PA10I/OマルチプレクスI/O・ペリフェラル端子 PA10 (General)
K10PA12I/OマルチプレクスI/O・ペリフェラル端子 PA12 (General)
PIN A1 PB9
I/O
マルチプレクスI/O・ペリフェラル端子 PB9 (General)
設計上の注意点: Signal terminal PB9 (I/O, 3.0V to 3.6V domain). Multiplexed alternate functions: PB9. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 16 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: ATSAMS70N19B-CN (MICROCHIP · LFBGA-100)
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
ATSAMS70N19B-CN (LFBGA-100) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
ATSAMS70N19B-CN (LFBGA-100) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (100ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
ATSAMS70N19B-CN (LFBGA-100) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
ATSAMS70N19B-CN (LFBGA-100) - 4. パッケージ外形寸法図 (D×E×A)
LFBGA-100 · 9.00×9.00mm · ピッチ 0.80mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
ATSAMS70N19B-CN (LFBGA-100) - 5. 推奨PCBフットプリント
IPC-7351B パッド (100 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
ATSAMS70N19B-CN (LFBGA-100) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (16 点 · 1/2 ページ)
ATSAMS70N19B シリーズの切り抜きなし原本図面 16 点中 1–12 点目を表示
P35 · p35_fig01パッケージ完全一致
ATSAMS70N19B-CN (LFBGA-100) — Figure 6-4. Orientation of the 100-lead LQFP Package
Figure 6-4. Orientation of the 100-lead LQFP Package
P35 · p35_fig02パッケージ完全一致
ATSAMS70N19B-CN (LFBGA-100) — Figure 6-5. Orientation of the 100-ball TFBGA Package
Figure 6-5. Orientation of the 100-ball TFBGA Package
P1924 · p1924_fig01パッケージ完全一致
ATSAMS70N19B-CN (LFBGA-100) — Complete Data Sheet © 2023 Microchip Technology Inc. and its subsidiaries
Complete Data Sheet © 2023 Microchip Technology Inc. and its subsidiaries
P1926 · p1926_fig01パッケージ完全一致
ATSAMS70N19B-CN (LFBGA-100) — SAM E70/S70/V70/V71 | Packaging Information | Complete Data Sheet © 2023 Microchip Technology Inc. and its subsidiaries | DS60001527H - 1926 | 61.7 VFBGA100, 100-ball VFBGA | VFBGA100, 100-ball VFBGA, 7x7 mm, pitch 0.65 mm | Table 61-13. De
SAM E70/S70/V70/V71 | Packaging Information | Complete Data Sheet © 2023 Microchip Technology Inc. and its subsidiaries | DS60001527H - 1926 | 61.7 VFBGA100, 100-ball VFBGA | VFBGA100, 100-ball VFBGA, 7x7 mm, pitch 0.65 mm | Table 61-13. De
P1952 · p1952_fig01パッケージ完全一致
ATSAMS70N19B-CN (LFBGA-100) — SAM E70/S70/V70/V71 | Revision History | ...........continued | Date Changes | Section 5. “Package and Pinout” In all pinout tables, modified signal names to VREFP and VREFN (were ADVREFP and ADVREFN). | Replaced tables “Pinout for 100-pin
SAM E70/S70/V70/V71 | Revision History | ...........continued | Date Changes | Section 5. “Package and Pinout” In all pinout tables, modified signal names to VREFP and VREFN (were ADVREFP and ADVREFN). | Replaced tables “Pinout for 100-pin
P1180 · p1180_fig01847×502px
ATSAMS70N19B-CN (LFBGA-100) — Figure 45-35. Typical Connection to a RS485 Bus
Figure 45-35. Typical Connection to a RS485 Bus
P1180 · p1180_fig021105×639px
ATSAMS70N19B-CN (LFBGA-100) — Figure 45-36. Example of RTS Drive with Timeguard
Figure 45-36. Example of RTS Drive with Timeguard
P1180 · p1180_fig01P1180
ATSAMS70N19B-CN (LFBGA-100) — Datasheet Page 1180 (p1180_fig01)
Datasheet Page 1180 (p1180_fig01)
P1813 · p1813_fig011929×2188px
ATSAMS70N19B-CN (LFBGA-100) — SAM E70/S70/V70/V71 Electrical Characteristics for SAM V70/V71
SAM E70/S70/V70/V71 Electrical Characteristics for SAM V70/V71
P1855 · p1855_fig011929×2188px
ATSAMS70N19B-CN (LFBGA-100) — SAM E70/S70/V70/V71 Electrical Characteristics for SAM E70/S70
SAM E70/S70/V70/V71 Electrical Characteristics for SAM E70/S70
P1898 · p1898_fig011775×1515px
ATSAMS70N19B-CN (LFBGA-100) — Complete Data Sheet © 2023 Microchip Technology Inc. and its subsidiaries
Complete Data Sheet © 2023 Microchip Technology Inc. and its subsidiaries
P1898 · p1898_fig01P1898
ATSAMS70N19B-CN (LFBGA-100) — Datasheet Page 1898 (p1898_fig01)
Datasheet Page 1898 (p1898_fig01)
1 / 2 ページ (16 点の抽出図面)

電気仕様 & 部品詳細スペック (ATSAMS70N19B-CN)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:ATSAMS70N19B-CN (LFBGA-100) は 100 ピンの標準電子部品・コネクタで、パッケージ外形は 9.00 × 9.00 × 1.10 mm(ピンピッチ e = 0.80 mm)です。動作電源電圧 3.0V to 3.6V、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、USB, UART, SPI, I2C, I2S, CAN, DAC, PWM, SDIO, IrDA, SWD/JTAG インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
3.0V to 3.6V
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード;最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
300 MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
9.00 × 9.00 × 1.10 mm (A1=0.30 mm)
パッケージ系列: BGA (LFBGA-100)
ピン数・リードピッチN / e
100 Pins | Pitch e = 0.80 mm (31.5 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB, UART, SPI, I2C, I2S, CAN, DAC, PWM, SDIO, IrDA, SWD/JTAG
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル100 ピン自動バス分類
OK
IPC-7351B フットプリント100 パッド · ピッチ 0.80mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (LFBGA-100)

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
9.00 × 9.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.10mm · e=0.80mm
パッド寸法 (W × L)Level B
0.40 × 0.40 mm
ピン数 / 総パッド数Topology
100P / 100Pad (BGA_GRID)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
LFBGA-100
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — ATSAMS70N19B-CN (LFBGA-100)

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

ATSAMS70N19B-CN (LFBGA-100) のピン配置 (Pinout) および電源電圧仕様は?

MICROCHIP 製 ATSAMS70N19B-CN (LFBGA-100 パッケージ) は全 100 ピン構成で、ピンピッチは 0.80 mm、動作電源電圧範囲 VCC は 3.0V to 3.6V です。主なピン:A1 (PB9: マルチプレクスI/O・ペリフェラル端子 PB9 (General)), A2 (PB8: マルチプレクスI/O・ペリフェラル端子 PB8 (General)), A3 (VBG: マルチプレクスI/O・ペリフェラル端子 VBG (General)), A4 (HSDM: マルチプレクスI/O・ペリフェラル端子 HSDM (General)), A5 (PD4: マルチプレクスI/O・ペリフェラル端子 PD4 (General)), A6 (PD7: マルチプレクスI/O・ペリフェラル端子 PD7 (General))。

ATSAMS70N19B-CN の IPC-7351B 準拠 PCB フットプリント寸法は?

データシート外形図および IPC-7351B Level B (標準密度) に基づき、ATSAMS70N19B-CN (LFBGA-100) の本体外形は 9.00 × 9.00 mm、ピッチ e = 0.80 mm、合計 100 パッドで構成されています。

ATSAMS70N19B-CN の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか?

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの ATSAMS70N19B-CN (MICROCHIP, LFBGA-100) CAD ライブラリパッケージ(KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB)を無料で直接ダウンロードできます。

静的リファレンス付録:ピン配置表 (100 ピン) & ATSAMS70N19B シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
A1PB9Digital_IO信号端子 PB9(方向: I/O、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: PB9。対応バス/インターフェース: General。
A2PB8Digital_IO信号端子 PB8(方向: I/O、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: PB8。対応バス/インターフェース: General。
A3VBGDigital_IO信号端子 VBG(方向: I/O、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: VBG。対応バス/インターフェース: General。
A4HSDMDigital_IO信号端子 HSDM(方向: I/O、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: HSDM。対応バス/インターフェース: General。
A5PD4Digital_IO信号端子 PD4(方向: I/O、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: PD4。対応バス/インターフェース: General。
A6PD7Digital_IO信号端子 PD7(方向: I/O、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: PD7。対応バス/インターフェース: General。
A7PA31Digital_IO信号端子 PA31(方向: I/O、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: PA31。対応バス/インターフェース: General。
A8GNDUTMIGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GNDUTMI) です。
A9PA28Digital_IO信号端子 PA28(方向: I/O、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: PA28。対応バス/インターフェース: General。
A10JTAGSELDigital_IO信号端子 JTAGSEL(方向: I/O、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: JTAGSEL。対応バス/インターフェース: SWD/JTAG。
B1PD31Digital_IO信号端子 PD31(方向: I/O、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: PD31。対応バス/インターフェース: General。
B2PB13Digital_IO信号端子 PB13(方向: I/O、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: PB13。対応バス/インターフェース: General。
B3VDDUTMICPower_In3.0V to 3.6V 電源ドメインで動作する正電源入力端子 (VDDUTMIC、最大定格: 3.6V) です。
B4HSDPDigital_IO信号端子 HSDP(方向: I/O、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: HSDP。対応バス/インターフェース: General。
B5PD3Digital_IO信号端子 PD3(方向: I/O、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: PD3。対応バス/インターフェース: General。
B6PD6Digital_IO信号端子 PD6(方向: I/O、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: PD6。対応バス/インターフェース: General。
B7PD8Digital_IO信号端子 PD8(方向: I/O、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: PD8。対応バス/インターフェース: General。
B8PD9Digital_IO信号端子 PD9(方向: I/O、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: PD9。対応バス/インターフェース: General。
B9PB4Digital_IO信号端子 PB4(方向: I/O、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: PB4。対応バス/インターフェース: General。
B10PD15Digital_IO信号端子 PD15(方向: I/O、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: PD15。対応バス/インターフェース: General。
C1PD0Digital_IO信号端子 PD0(方向: I/O、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: PD0。対応バス/インターフェース: General。
C2VDDINPower_In3.0V to 3.6V 電源ドメインで動作する正電源入力端子 (VDDIN、最大定格: 3.6V) です。
C3VDDOUTPower_In3.0V to 3.6V 電源ドメインで動作する正電源入力端子 (VDDOUT、最大定格: 3.6V) です。
C4GNDPLLUSBGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GNDPLLUSB) です。
C5VDDIOPower_In3.0V to 3.6V 電源ドメインで動作する正電源入力端子 (VDDIO、最大定格: 3.6V) です。
C6VDDCOREPower_In3.0V to 3.6V 電源ドメインで動作する正電源入力端子 (VDDCORE、最大定格: 3.6V) です。
C7PA30Digital_IO信号端子 PA30(方向: I/O、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: PA30。対応バス/インターフェース: General。
C8PB5Digital_IO信号端子 PB5(方向: I/O、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: PB5。対応バス/インターフェース: General。
C9PD10Digital_IO信号端子 PD10(方向: I/O、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: PD10。対応バス/インターフェース: General。
C10PA1Digital_IO信号端子 PA1(方向: I/O、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: PA1。対応バス/インターフェース: General。
D1VREFPAnalog信号端子 VREFP(方向: Analog、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: VREFP。対応バス/インターフェース: General。
D2PD1Digital_IO信号端子 PD1(方向: I/O、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: PD1。対応バス/インターフェース: General。
D3VREFNAnalog信号端子 VREFN(方向: Analog、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: VREFN。対応バス/インターフェース: General。
D4GNDANAGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GNDANA) です。
D5PD5Digital_IO信号端子 PD5(方向: I/O、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: PD5。対応バス/インターフェース: General。
D6VDDCOREPower_In3.0V to 3.6V 電源ドメインで動作する正電源入力端子 (VDDCORE、最大定格: 3.6V) です。
D7VDDPLLPower_In3.0V to 3.6V 電源ドメインで動作する正電源入力端子 (VDDPLL、最大定格: 3.6V) です。
D8PA0Digital_IO信号端子 PA0(方向: I/O、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: PA0。対応バス/インターフェース: General。
D9PD11Digital_IO信号端子 PD11(方向: I/O、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: PD11。対応バス/インターフェース: General。
D10PA2Digital_IO信号端子 PA2(方向: I/O、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: PA2。対応バス/インターフェース: General。
E1PB0Digital_IO信号端子 PB0(方向: I/O、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: PB0。対応バス/インターフェース: General。
E2PB1Digital_IO信号端子 PB1(方向: I/O、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: PB1。対応バス/インターフェース: General。
E3PD2Digital_IO信号端子 PD2(方向: I/O、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: PD2。対応バス/インターフェース: General。
E4GNDPLLGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GNDPLL) です。
E5VDDUTMIIPower_In3.0V to 3.6V 電源ドメインで動作する正電源入力端子 (VDDUTMII、最大定格: 3.6V) です。
E6VDDPLLU SBPower_In3.0V to 3.6V 電源ドメインで動作する正電源入力端子 (VDDPLLU SB、最大定格: 3.6V) です。
E7GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
E8PD13Digital_IO信号端子 PD13(方向: I/O、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: PD13。対応バス/インターフェース: General。
E9PB7Digital_IO信号端子 PB7(方向: I/O、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: PB7。対応バス/インターフェース: General。
E10PD12Digital_IO信号端子 PD12(方向: I/O、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: PD12。対応バス/インターフェース: General。
F1PA19Digital_IO信号端子 PA19(方向: I/O、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: PA19。対応バス/インターフェース: General。
F2PA20Digital_IO信号端子 PA20(方向: I/O、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: PA20。対応バス/インターフェース: General。
F3VDDIOPower_In3.0V to 3.6V 電源ドメインで動作する正電源入力端子 (VDDIO、最大定格: 3.6V) です。
F4GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
F5GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
F6GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
F7TSTDigital_IO信号端子 TST(方向: I/O、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: TST。対応バス/インターフェース: General。
F8PB12Digital_IO信号端子 PB12(方向: I/O、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: PB12。対応バス/インターフェース: General。
F9PA3Digital_IO信号端子 PA3(方向: I/O、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: PA3。対応バス/インターフェース: General。
F10PD14Digital_IO信号端子 PD14(方向: I/O、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: PD14。対応バス/インターフェース: General。
G1PA17Digital_IO信号端子 PA17(方向: I/O、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: PA17。対応バス/インターフェース: General。
G2PA18Digital_IO信号端子 PA18(方向: I/O、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: PA18。対応バス/インターフェース: General。
G3PD26Digital_IO信号端子 PD26(方向: I/O、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: PD26。対応バス/インターフェース: General。
G4PD24Digital_IO信号端子 PD24(方向: I/O、電圧域: 3.0V to 3.6V)。多重化オルタネート機能: PD24。対応バス/インターフェース: General。