机械外形尺寸与焊盘 (Land Pattern) (QFN-20)
由芯片数据手册提取并按 IPC-7351B 规范化封装本体尺寸 (D × E)Nominal
3.00 × 3.00 mm
封装高度 (A) 与引脚间距 (e)IPC-7351B
A=0.85mm · e=0.40mm
焊盘尺寸 (W × L)Level B
0.20 × 0.67 mm
引脚数 / 总焊盘数Topology
21P / 21Pad (QUAD_ROW)
推荐外围 BOM 器件与原位替代料号 (Drop-in)
标准应用电路伴随无源器件及引脚 1:1 兼容替代型号| 位号 / 替代型号 | 参数值 / 封装 | 电路作用与 PCB 布局规则 (Layout Rule) |
|---|---|---|
| N/A BOM | 按应用电路选取 QFN-20 | 按额定负载电流计算走线宽度，并遵循 IPC-2221 电气间隙规范。 |
工程技术常见问题 (FAQ) — CH32V006F8U7 (QFN-20)
关于引脚定义、IPC-7351B 焊盘尺寸及 CAD 格式导出的快速解答CH32V006F8U7 (QFN-20) 的引脚排列 (Pinout) 与供电电压参数是什么？
WCH 生产的 CH32V006F8U7 采用 QFN-20 封装，共 21 脚，引脚间距 0.40 mm。主要引脚包括：1 (IO1: General Purpose Digital I/O Pin IO1), 2 (PA1: 多功能复用 I/O 与外设引脚 PA1 (ADC)), 3 (PA2: 多功能复用 I/O 与外设引脚 PA2 (ADC)), 4 (VSS: 电源参考地引脚 (VSS)), 5 (PD0: 多功能复用 I/O 与外设引脚 PD0 (General)), 6 (VDD: 正电源供电引脚 (VDD — 3.3V / 5.0V Standard Logic))。
CH32V006F8U7 的 IPC-7351B 标准 PCB 封装焊盘尺寸是多少？
依据数据手册机械尺寸及 IPC-7351B Level B (中等密度) 规范，CH32V006F8U7 (QFN-20) 本体轮廓为 3.00 × 3.00 mm，引脚间距 e = 0.40 mm，共计 21 个铜箔焊盘，附带中心散热焊盘 (EPAD) 1.90 × 1.90 mm (遵循 IPC-7525 60% 钢网开窗)。
哪里可以下载 CH32V006F8U7 的 KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr) 与 3D STEP 模型？
您可以在本页面免费下载基于 CERN-OHL-P-2.0 开源硬件协议且通过几何校验的 CH32V006F8U7 (WCH, QFN-20) 完整 CAD 库，包含 KiCad 8 封装、原理图符号、Fusion 360 / Eagle (.lbr) 以及 3D STEP AP214 / WebGL GLB 模型。
静态索引附录：引脚分配表 (21 脚) 与 CH32V006 系列同族变体展开静态数据表
| 引脚编号 (Pin #) | 信号名称 (Signal Name) | 电气类型 (Type) | 功能说明与 PCB 设计建议 |
|---|---|---|---|
| 1 | IO1 | Digital_IO | General Purpose Digital I/O Pin IO1 |
| 2 | PA1 | Digital_IO | 信号引脚 PA1（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PA1。支持总线接口：ADC。 |
| 3 | PA2 | Digital_IO | 信号引脚 PA2（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PA2。支持总线接口：ADC。 |
| 4 | VSS | GND | 0V 接地回路引脚 (VSS)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。 |
| 5 | PD0 | Digital_IO | 信号引脚 PD0（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PD0。支持总线接口：General。 |
| 6 | VDD | Power_In | 主供电输入引脚 (VDD)，工作电压域：3.3V / 5.0V Standard Logic（最高耐压：5.5V）。 |
| 7 | PC0 | Digital_IO | 信号引脚 PC0（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PC0。支持总线接口：PWM。 |
| 8 | PC1 | Digital_IO | 信号引脚 PC1（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：I2C_SDA, SPI_NSS_。支持总线接口：SPI, I2C。 |
| 9 | PC2 | Digital_IO | 信号引脚 PC2（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：I2C_SCL。支持总线接口：UART, I2C。 |
| 10 | PC3 | Digital_IO | 信号引脚 PC3（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PC3。支持总线接口：PWM。 |
| 11 | PC4 | Digital_IO | 信号引脚 PC4（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PC4。支持总线接口：ADC, RTC/CLK。 |
| 12 | PC5 | Digital_IO | 信号引脚 PC5（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：SPI_SCK。支持总线接口：SPI。 |
| 13 | PC6 | Digital_IO | 信号引脚 PC6（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：SPI_MOSI。支持总线接口：SPI。 |
| 14 | PC7 | Digital_IO | 信号引脚 PC7（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：SPI_MISO。支持总线接口：SPI。 |
| 15 | PD1 | Digital_IO | 信号引脚 PD1（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PD1。支持总线接口：ADC, SWD/JTAG。 |
| 16 | PD2/T1/T2/U2TX_/A3 | Digital_IO | 信号引脚 PD2/T1/T2/U2TX_/A3（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：PD2/T1/T2/U2TX_/A3。支持总线接口：General。 |
| 17 | IO8 | Digital_IO | GPIO8 / RTC_GPIO8 / TOUCH8 / ADC1_CH7 / SUBSPICS1 |
| 18 | PD4/T1/T2/SCK_/OPO0/A7 | Digital_IO | 信号引脚 PD4/T1/T2/SCK_/OPO0/A7（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：SPI。支持总线接口：SPI。 |
| 19 | PD5/T2/TX/RX_/MISO_/A5 | Digital_IO | 信号引脚 PD5/T2/TX/RX_/MISO_/A5（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：SPI。支持总线接口：SPI。 |
| 20 | PD6/T2/RX/TX_/MOSI_/A6 | Digital_IO | 信号引脚 PD6/T2/RX/TX_/MOSI_/A6（方向：I/O，电压域：3.3V / 5.0V Standard Logic）。复用功能 (Alternate Functions)：SPI。支持总线接口：SPI。 |
| 21 | VSS | GND | 0V 接地回路引脚 (VSS)，用于芯片内部核心逻辑、I/O 驱动器及模拟电路参考地。 |