Mechanische Abmessungen & Land Pattern (QFN-20)
Aus dem Datenblatt extrahiert & nach IPC-7351B normiertGehäusekörper (D × E)Nominal
3.00 × 3.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.85mm · e=0.40mm
Pad-Abmessungen (W × L)Level B
0.20 × 0.67 mm
Pins / Gesamt-PadsTopology
21P / 21Pad (QUAD_ROW)
Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)
Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen| Bauteilbezeichner / Ersatz-MPN | Wert / Gehäuse | Funktion & PCB-Layout-Regel |
|---|---|---|
| N/A BOM | Gemäß Applikationsschaltung QFN-20 | Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten. |
Häufig gestellte technische Fragen (FAQ) — CH32V006F8U7 (QFN-20)
Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-ExportformatenWie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH32V006F8U7 (QFN-20)?
Das Bauteil CH32V006F8U7 von WCH im QFN-20-Gehäuse besitzt 21 Pins mit einem Rastermaß (Pitch) von 0.40 mm. Wichtige Pins: 1 (IO1: General Purpose Digital I/O Pin IO1), 2 (PA1: Multiplex-I/O- & Peripherie-Pin PA1 (ADC)), 3 (PA2: Multiplex-I/O- & Peripherie-Pin PA2 (ADC)), 4 (VSS: Masseanschluss (VSS)), 5 (PD0: Multiplex-I/O- & Peripherie-Pin PD0 (General)), 6 (VDD: Versorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic)).
Welche IPC-7351B Land-Pattern-Abmessungen hat der CH32V006F8U7?
Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH32V006F8U7 (QFN-20) 3.00 × 3.00 mm bei einem Pitch e = 0.40 mm und 21 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 1.90 × 1.90 mm mit 60% Pastenfenster nach IPC-7525.
Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH32V006F8U7 heruntergeladen werden?
Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH32V006F8U7 (WCH, QFN-20) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.
Statischer Referenzanhang: Pinbelegungstabelle (21 Pins) & CH32V006 VariantenStatische Tabelle aufklappen
| Pin-Nr. | Signalname | Elektrischer Typ | Funktionsbeschreibung & Schaltungshinweise |
|---|---|---|---|
| 1 | IO1 | Digital_IO | General Purpose Digital I/O Pin IO1 |
| 2 | PA1 | Digital_IO | Signalanschluss PA1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA1. Unterstützte Bus-Schnittstellen: ADC. |
| 3 | PA2 | Digital_IO | Signalanschluss PA2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA2. Unterstützte Bus-Schnittstellen: ADC. |
| 4 | VSS | GND | Elektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke. |
| 5 | PD0 | Digital_IO | Signalanschluss PD0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PD0. Unterstützte Bus-Schnittstellen: General. |
| 6 | VDD | Power_In | Positiver Versorgungseingang (VDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 7 | PC0 | Digital_IO | Signalanschluss PC0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PC0. Unterstützte Bus-Schnittstellen: PWM. |
| 8 | PC1 | Digital_IO | Signalanschluss PC1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: I2C_SDA, SPI_NSS_. Unterstützte Bus-Schnittstellen: SPI, I2C. |
| 9 | PC2 | Digital_IO | Signalanschluss PC2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: I2C_SCL. Unterstützte Bus-Schnittstellen: UART, I2C. |
| 10 | PC3 | Digital_IO | Signalanschluss PC3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PC3. Unterstützte Bus-Schnittstellen: PWM. |
| 11 | PC4 | Digital_IO | Signalanschluss PC4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PC4. Unterstützte Bus-Schnittstellen: ADC, RTC/CLK. |
| 12 | PC5 | Digital_IO | Signalanschluss PC5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SPI_SCK. Unterstützte Bus-Schnittstellen: SPI. |
| 13 | PC6 | Digital_IO | Signalanschluss PC6 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SPI_MOSI. Unterstützte Bus-Schnittstellen: SPI. |
| 14 | PC7 | Digital_IO | Signalanschluss PC7 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SPI_MISO. Unterstützte Bus-Schnittstellen: SPI. |
| 15 | PD1 | Digital_IO | Signalanschluss PD1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PD1. Unterstützte Bus-Schnittstellen: ADC, SWD/JTAG. |
| 16 | PD2/T1/T2/U2TX_/A3 | Digital_IO | Signalanschluss PD2/T1/T2/U2TX_/A3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PD2/T1/T2/U2TX_/A3. Unterstützte Bus-Schnittstellen: General. |
| 17 | IO8 | Digital_IO | GPIO8 / RTC_GPIO8 / TOUCH8 / ADC1_CH7 / SUBSPICS1 |
| 18 | PD4/T1/T2/SCK_/OPO0/A7 | Digital_IO | Signalanschluss PD4/T1/T2/SCK_/OPO0/A7 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SPI. Unterstützte Bus-Schnittstellen: SPI. |
| 19 | PD5/T2/TX/RX_/MISO_/A5 | Digital_IO | Signalanschluss PD5/T2/TX/RX_/MISO_/A5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SPI. Unterstützte Bus-Schnittstellen: SPI. |
| 20 | PD6/T2/RX/TX_/MOSI_/A6 | Digital_IO | Signalanschluss PD6/T2/RX/TX_/MOSI_/A6 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SPI. Unterstützte Bus-Schnittstellen: SPI. |
| 21 | VSS | GND | Elektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke. |