기계적 치수 및 랜드 패턴 (QFN-20)
데이터시트에서 추출 및 IPC-7351B 표준화 완료패키지 본체 (D × E)Nominal
3.00 × 3.00 mm
높이 (A) & 피치 (e)IPC-7351B
A=0.85mm · e=0.40mm
패드 크기 (W × L)Level B
0.20 × 0.67 mm
핀 수 / 총 패드 수Topology
21P / 21Pad (QUAD_ROW)
권장 주변 부품 BOM 및 핀 호환 대체품 (Drop-in)
표준 응용 회로용 수동 부품 및 1:1 핀 호환 대체 부품 목록| 부품 기호 / 대체 품번 | 값 / 패키지 | 역할 및 PCB 배치 규칙 (Layout Rule) |
|---|---|---|
| N/A BOM | 응용 회로 기준 QFN-20 | 정격 부하 전류에 맞는 배선 폭을 확보하고 IPC-2221 전기적 절연 간격을 준수하세요. |
기술 자주 묻는 질문 (FAQ) — CH32V006F8U7 (QFN-20)
핀아웃, IPC-7351B 랜드 패턴 치수 및 CAD 내보내기 포맷 빠른 안내CH32V006F8U7 (QFN-20)의 핀아웃(Pinout) 및 전원 전압 사양은 어떻게 되나요?
WCH에서 제조한 CH32V006F8U7(QFN-20 패키지)은 핀 피치 0.40 mm의 21핀 소자입니다. 주요 핀 구성: 1 (IO1: General Purpose Digital I/O Pin IO1), 2 (PA1: 다중화 I/O 및 주변장치 핀 PA1 (ADC)), 3 (PA2: 다중화 I/O 및 주변장치 핀 PA2 (ADC)), 4 (VSS: 접지 기준 핀 (VSS)), 5 (PD0: 다중화 I/O 및 주변장치 핀 PD0 (General)), 6 (VDD: 전원 공급 입력 핀 (VDD — 3.3V / 5.0V Standard Logic)).
CH32V006F8U7의 IPC-7351B 표준 PCB 풋프린트 규격 치수는 얼마인가요?
데이터시트 기계 도면 및 IPC-7351B Level B(표준 밀도)에 따라 CH32V006F8U7(QFN-20) 본체 크기는 3.00 × 3.00 mm, 피치 e = 0.40 mm이며 총 21개의 구리 패드로 구성됩니다 (중앙 방열 패드 EPAD 1.90 × 1.90 mm, IPC-7525 60% 스텐실 창 적용).
CH32V006F8U7용 KiCad(.kicad_mod, .kicad_sym), Fusion 360(.lbr) 및 3D STEP 모델은 어디서 다운로드할 수 있나요?
이 페이지에서 CERN-OHL-P-2.0 오픈 하드웨어 라이선스에 따라 검증된 CH32V006F8U7(WCH, QFN-20)의 KiCad 8 풋프린트 및 기호, Autodesk Fusion 360 / Eagle(.lbr), 3D STEP AP214 & WebGL GLB 패키지를 무료로 즉시 다운로드할 수 있습니다.
정적 참조 부록: 핀아웃 테이블 (21 핀) 및 CH32V006 제품군 변형정적 표 펼치기
| 핀 번호 (Pin #) | 신호명 (Signal Name) | 전기적 유형 (Type) | 기능 설명 및 회로 설계 유의사항 |
|---|---|---|---|
| 1 | IO1 | Digital_IO | General Purpose Digital I/O Pin IO1 |
| 2 | PA1 | Digital_IO | 신호 단자 PA1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA1. 지원 버스 프로토콜: ADC. |
| 3 | PA2 | Digital_IO | 신호 단자 PA2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PA2. 지원 버스 프로토콜: ADC. |
| 4 | VSS | GND | 내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (VSS)입니다. |
| 5 | PD0 | Digital_IO | 신호 단자 PD0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PD0. 지원 버스 프로토콜: General. |
| 6 | VDD | Power_In | 3.3V / 5.0V Standard Logic 전압 도메인에서 동작하는 주 전원 입력 단자 (VDD, 최대 정격: 5.5V)입니다. |
| 7 | PC0 | Digital_IO | 신호 단자 PC0 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PC0. 지원 버스 프로토콜: PWM. |
| 8 | PC1 | Digital_IO | 신호 단자 PC1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): I2C_SDA, SPI_NSS_. 지원 버스 프로토콜: SPI, I2C. |
| 9 | PC2 | Digital_IO | 신호 단자 PC2 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): I2C_SCL. 지원 버스 프로토콜: UART, I2C. |
| 10 | PC3 | Digital_IO | 신호 단자 PC3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PC3. 지원 버스 프로토콜: PWM. |
| 11 | PC4 | Digital_IO | 신호 단자 PC4 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PC4. 지원 버스 프로토콜: ADC, RTC/CLK. |
| 12 | PC5 | Digital_IO | 신호 단자 PC5 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): SPI_SCK. 지원 버스 프로토콜: SPI. |
| 13 | PC6 | Digital_IO | 신호 단자 PC6 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): SPI_MOSI. 지원 버스 프로토콜: SPI. |
| 14 | PC7 | Digital_IO | 신호 단자 PC7 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): SPI_MISO. 지원 버스 프로토콜: SPI. |
| 15 | PD1 | Digital_IO | 신호 단자 PD1 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PD1. 지원 버스 프로토콜: ADC, SWD/JTAG. |
| 16 | PD2/T1/T2/U2TX_/A3 | Digital_IO | 신호 단자 PD2/T1/T2/U2TX_/A3 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): PD2/T1/T2/U2TX_/A3. 지원 버스 프로토콜: General. |
| 17 | IO8 | Digital_IO | GPIO8 / RTC_GPIO8 / TOUCH8 / ADC1_CH7 / SUBSPICS1 |
| 18 | PD4/T1/T2/SCK_/OPO0/A7 | Digital_IO | 신호 단자 PD4/T1/T2/SCK_/OPO0/A7 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): SPI. 지원 버스 프로토콜: SPI. |
| 19 | PD5/T2/TX/RX_/MISO_/A5 | Digital_IO | 신호 단자 PD5/T2/TX/RX_/MISO_/A5 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): SPI. 지원 버스 프로토콜: SPI. |
| 20 | PD6/T2/RX/TX_/MOSI_/A6 | Digital_IO | 신호 단자 PD6/T2/RX/TX_/MOSI_/A6 (방향: I/O, 전압 도메인: 3.3V / 5.0V Standard Logic). 다중화 대체 기능 (Alternate Functions): SPI. 지원 버스 프로토콜: SPI. |
| 21 | VSS | GND | 내부 코어 로직, I/O 드라이버 및 아날로그 블록의 공통 귀환 경로인 0V 접지 단자 (VSS)입니다. |