ChipDocs.org
⌘K
2284 部品PDFアップロード
CH32M030K9U7 (QFN-32(4x4)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH32M030K9U7

WCHID: C53145393QFN-32(4x4) · 33 ピン · Pitch 0.40mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · CH32M030K9U7 (QFN-32(4x4))1HVCP2PB14/LO3CAP13VDD54PB7/HVOD5PC5/HVIO/CAP6VDD337VHV8PA0/CC1/A139PA1/CC2/A1410PA2/SWCK/CC311IO612PB0/UDP/CM3P13PB1/UDM/CM3P14PA6/ISINK1/C15PA7/ISINK2/C16PA8/ISN1/CM317ISP133GND32PB15/HVOD331PB13/HVOD230CAP229PB12/LO2CAP228PB11/HVOD127PB9/HVOD026PB8/LO025PB5/CM2P/A324PB4/V_DET/A123PA15/SCL_2/A22PA14/SDA_2/A21PA13/QII2/A120PA12/QII1/A119PA11/ISN2/A818PA10/ISP2Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.827.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9mm
2. 2Dフットプリント
123456789101112131415161718192021222324252627282930313233E=4.00mm · Pitch e=0.40mmD=4.00mm-4-3-2-10123443210-1-2-3-4mm
3. 3Dモデル
パッケージ外形: 4.00mm × 4.00mm · ピッチ: 0.40mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (33/33)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1HVCPI/OマルチプレクスI/O・ペリフェラル端子 HVCP (General)
2PB14/LO3CAP1I/OマルチプレクスI/O・ペリフェラル端子 PB14/LO3CAP1 (General)
3VDD5Power電源供給入力 (VDD5 — 3.3V / 5.0V Standard Logic)
4PB7/HVODI/OマルチプレクスI/O・ペリフェラル端子 PB7/HVOD (General)
5PC5/HVIO/CAP1I/OマルチプレクスI/O・ペリフェラル端子 PC5/HVIO/CAP1 (General)
6VDD33Power電源供給入力 (VDD33 — 3.3V / 5.0V Standard Logic)
7VHVI/OマルチプレクスI/O・ペリフェラル端子 VHV (General)
8PA0/CC1/A13I/OマルチプレクスI/O・ペリフェラル端子 PA0/CC1/A13 (General)
9PA1/CC2/A14I/OマルチプレクスI/O・ペリフェラル端子 PA1/CC2/A14 (General)
10PA2/SWCK/CC3/SCL_/A15I/OマルチプレクスI/O・ペリフェラル端子 PA2/SWCK/CC3/SCL_/A15 (I2C)
11IO6I/OGPIO6 / RTC_GPIO6 / TOUCH6 / ADC1_CH5
12PB0/UDP/CM3P1/A11I/OマルチプレクスI/O・ペリフェラル端子 PB0/UDP/CM3P1/A11 (General)
13PB1/UDM/CM3P2/A12I/OマルチプレクスI/O・ペリフェラル端子 PB1/UDM/CM3P2/A12 (General)
14PA6/ISINK1/CM3N1I/OマルチプレクスI/O・ペリフェラル端子 PA6/ISINK1/CM3N1 (General)
15PA7/ISINK2/CM3N2/A2I/OマルチプレクスI/O・ペリフェラル端子 PA7/ISINK2/CM3N2/A2 (General)
16PA8/ISN1/CM3O/A7I/OマルチプレクスI/O・ペリフェラル端子 PA8/ISN1/CM3O/A7 (General)
17ISP1I/OマルチプレクスI/O・ペリフェラル端子 ISP1 (General)
18PA10/ISP2I/OマルチプレクスI/O・ペリフェラル端子 PA10/ISP2 (General)
19PA11/ISN2/A8I/OマルチプレクスI/O・ペリフェラル端子 PA11/ISN2/A8 (General)
20PA12/QII1/A19I/OマルチプレクスI/O・ペリフェラル端子 PA12/QII1/A19 (General)
21PA13/QII2/A18I/OマルチプレクスI/O・ペリフェラル端子 PA13/QII2/A18 (General)
22PA14/SDA_2/A9I/OマルチプレクスI/O・ペリフェラル端子 PA14/SDA_2/A9 (I2C)
23PA15/SCL_2/A10I/OマルチプレクスI/O・ペリフェラル端子 PA15/SCL_2/A10 (I2C)
24PB4/V_DET/A17I/OマルチプレクスI/O・ペリフェラル端子 PB4/V_DET/A17 (General)
25PB5/CM2P/A3I/OマルチプレクスI/O・ペリフェラル端子 PB5/CM2P/A3 (General)
26PB8/LO0I/OマルチプレクスI/O・ペリフェラル端子 PB8/LO0 (General)
27PB9/HVOD0I/OマルチプレクスI/O・ペリフェラル端子 PB9/HVOD0 (General)
28PB11/HVOD1I/OマルチプレクスI/O・ペリフェラル端子 PB11/HVOD1 (General)
29PB12/LO2CAP2I/OマルチプレクスI/O・ペリフェラル端子 PB12/LO2CAP2 (General)
30CAP2I/OマルチプレクスI/O・ペリフェラル端子 CAP2 (General)
31PB13/HVOD2I/OマルチプレクスI/O・ペリフェラル端子 PB13/HVOD2 (General)
32PB15/HVOD3I/OマルチプレクスI/O・ペリフェラル端子 PB15/HVOD3 (General)
33GNDGNDグラウンド基準端子 (GND)
PIN 1 HVCP
I/O
マルチプレクスI/O・ペリフェラル端子 HVCP (General)
設計上の注意点: Signal terminal HVCP (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: HVCP. Supported peripheral buses: General.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 7 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: CH32M030K9U7 (WCH · QFN-32(4x4))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
CH32M030K9U7 (QFN-32(4x4)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
CH32M030K9U7 (QFN-32(4x4)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (33ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
CH32M030K9U7 (QFN-32(4x4)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
CH32M030K9U7 (QFN-32(4x4)) - 4. パッケージ外形寸法図 (D×E×A)
QFN-32(4x4) · 4.00×4.00mm · ピッチ 0.40mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
CH32M030K9U7 (QFN-32(4x4)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (33 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
CH32M030K9U7 (QFN-32(4x4)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (7 点 · 1/1 ページ)
CH32M030 シリーズの切り抜きなし原本図面 7 点中 1–7 点目を表示
P1 · p01_fig011004×957px
CH32M030K9U7 (QFN-32(4x4)) — PA12/QII1/A19 28
PA12/QII1/A19 28
P1 · p01_fig021104×1089px
CH32M030K9U7 (QFN-32(4x4)) — V1.2 1
V1.2 1
P1 · p01_fig01P1
CH32M030K9U7 (QFN-32(4x4)) — Datasheet Page 1 (p01_fig01)
Datasheet Page 1 (p01_fig01)
P6 · p06_fig011511×1755px
CH32M030K9U7 (QFN-32(4x4)) — 图2-1 内部升压模块结构图
图2-1 内部升压模块结构图
P6 · p06_fig01P6
CH32M030K9U7 (QFN-32(4x4)) — Datasheet Page 6 (p06_fig01)
Datasheet Page 6 (p06_fig01)
P7 · p07_fig011852×2623px
CH32M030K9U7 (QFN-32(4x4)) — V1.2 7
V1.2 7
P9 · p09_fig011370×1364px
CH32M030K9U7 (QFN-32(4x4)) — (一) 、建议C1=C2=C3=0.01uF～0.1uF，R1=1MΩ，R2、R3 可根据实际应用所需分压选择阻值。 (二) 、配置FLASH_CTLR2 寄存器的VDD8_SEL=00（默认值），VDD5=5V。 (三) 、开启HVCP 升压。
(一) 、建议C1=C2=C3=0.01uF～0.1uF，R1=1MΩ，R2、R3 可根据实际应用所需分压选择阻值。 (二) 、配置FLASH_CTLR2 寄存器的VDD8_SEL=00（默认值），VDD5=5V。 (三) 、开启HVCP 升压。

電気仕様 & 部品詳細スペック (CH32M030K9U7)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:CH32M030K9U7 (QFN-32(4x4)) は 32 ピンの標準電子部品・コネクタで、パッケージ外形は 4.00 × 4.00 × 0.85 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V ~ 5.5V (Theo Datasheet)、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、I2C インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
DC / Broadband Passive
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
4.00 × 4.00 × 0.85 mm (A1=0.03 mm)
パッケージ系列: QFN (QFN-32(4x4))
ピン数・リードピッチN / e
32 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
I2C
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル33 ピン自動バス分類
OK
IPC-7351B フットプリント33 パッド · ピッチ 0.40mm
OK
IPC-7525 60% はんだペースト開口EPAD 2.56×2.56mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (QFN-32(4x4))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
4.00 × 4.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.85mm · e=0.40mm
パッド寸法 (W × L)Level B
0.22 × 0.80 mm
ピン数 / 総パッド数Topology
33P / 33Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
QFN-32(4x4)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — CH32M030K9U7 (QFN-32(4x4))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

CH32M030K9U7 (QFN-32(4x4)) のピン配置 (Pinout) および電源電圧仕様は？

WCH 製 CH32M030K9U7 (QFN-32(4x4) パッケージ) は全 33 ピン構成で、ピンピッチは 0.40 mm です。主なピン：1 (HVCP: マルチプレクスI/O・ペリフェラル端子 HVCP (General)), 2 (PB14/LO3CAP1: マルチプレクスI/O・ペリフェラル端子 PB14/LO3CAP1 (General)), 3 (VDD5: 電源供給入力 (VDD5 — 3.3V / 5.0V Standard Logic)), 4 (PB7/HVOD: マルチプレクスI/O・ペリフェラル端子 PB7/HVOD (General)), 5 (PC5/HVIO/CAP1: マルチプレクスI/O・ペリフェラル端子 PC5/HVIO/CAP1 (General)), 6 (VDD33: 電源供給入力 (VDD33 — 3.3V / 5.0V Standard Logic))。

CH32M030K9U7 の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH32M030K9U7 (QFN-32(4x4)) の本体外形は 4.00 × 4.00 mm、ピッチ e = 0.40 mm、合計 33 パッドで構成されています（中央放熱パッド EPAD 2.56 × 2.56 mm、IPC-7525 60% 開口ペーストマスク付き）。

CH32M030K9U7 の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH32M030K9U7 (WCH, QFN-32(4x4)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (33 ピン) & CH32M030 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1HVCPDigital_IO信号端子 HVCP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: HVCP。対応バス/インターフェース: General。
2PB14/LO3CAP1Digital_IO信号端子 PB14/LO3CAP1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB14/LO3CAP1。対応バス/インターフェース: General。
3VDD5Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD5、最大定格: 5.5V) です。
4PB7/HVODDigital_IO信号端子 PB7/HVOD（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB7/HVOD。対応バス/インターフェース: General。
5PC5/HVIO/CAP1Digital_IO信号端子 PC5/HVIO/CAP1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PC5/HVIO/CAP1。対応バス/インターフェース: General。
6VDD33Power_In3.3V / 5.0V Standard Logic 電源ドメインで動作する正電源入力端子 (VDD33、最大定格: 5.5V) です。
7VHVDigital_IO信号端子 VHV（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: VHV。対応バス/インターフェース: General。
8PA0/CC1/A13Digital_IO信号端子 PA0/CC1/A13（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA0/CC1/A13。対応バス/インターフェース: General。
9PA1/CC2/A14Digital_IO信号端子 PA1/CC2/A14（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA1/CC2/A14。対応バス/インターフェース: General。
10PA2/SWCK/CC3/SCL_/A15Digital_IO信号端子 PA2/SWCK/CC3/SCL_/A15（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA2/SWCK/CC3/SCL_/A15。対応バス/インターフェース: I2C。
11IO6Digital_IOGPIO6 / RTC_GPIO6 / TOUCH6 / ADC1_CH5
12PB0/UDP/CM3P1/A11Digital_IO信号端子 PB0/UDP/CM3P1/A11（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB0/UDP/CM3P1/A11。対応バス/インターフェース: General。
13PB1/UDM/CM3P2/A12Digital_IO信号端子 PB1/UDM/CM3P2/A12（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB1/UDM/CM3P2/A12。対応バス/インターフェース: General。
14PA6/ISINK1/CM3N1Digital_IO信号端子 PA6/ISINK1/CM3N1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA6/ISINK1/CM3N1。対応バス/インターフェース: General。
15PA7/ISINK2/CM3N2/A2Digital_IO信号端子 PA7/ISINK2/CM3N2/A2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA7/ISINK2/CM3N2/A2。対応バス/インターフェース: General。
16PA8/ISN1/CM3O/A7Digital_IO信号端子 PA8/ISN1/CM3O/A7（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA8/ISN1/CM3O/A7。対応バス/インターフェース: General。
17ISP1Digital_IO信号端子 ISP1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: ISP1。対応バス/インターフェース: General。
18PA10/ISP2Digital_IO信号端子 PA10/ISP2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA10/ISP2。対応バス/インターフェース: General。
19PA11/ISN2/A8Digital_IO信号端子 PA11/ISN2/A8（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA11/ISN2/A8。対応バス/インターフェース: General。
20PA12/QII1/A19Digital_IO信号端子 PA12/QII1/A19（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA12/QII1/A19。対応バス/インターフェース: General。
21PA13/QII2/A18Digital_IO信号端子 PA13/QII2/A18（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA13/QII2/A18。対応バス/インターフェース: General。
22PA14/SDA_2/A9Digital_IO信号端子 PA14/SDA_2/A9（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA14/SDA_2/A9。対応バス/インターフェース: I2C。
23PA15/SCL_2/A10Digital_IO信号端子 PA15/SCL_2/A10（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PA15/SCL_2/A10。対応バス/インターフェース: I2C。
24PB4/V_DET/A17Digital_IO信号端子 PB4/V_DET/A17（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB4/V_DET/A17。対応バス/インターフェース: General。
25PB5/CM2P/A3Digital_IO信号端子 PB5/CM2P/A3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB5/CM2P/A3。対応バス/インターフェース: General。
26PB8/LO0Digital_IO信号端子 PB8/LO0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB8/LO0。対応バス/インターフェース: General。
27PB9/HVOD0Digital_IO信号端子 PB9/HVOD0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB9/HVOD0。対応バス/インターフェース: General。
28PB11/HVOD1Digital_IO信号端子 PB11/HVOD1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB11/HVOD1。対応バス/インターフェース: General。
29PB12/LO2CAP2Digital_IO信号端子 PB12/LO2CAP2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB12/LO2CAP2。対応バス/インターフェース: General。
30CAP2Digital_IO信号端子 CAP2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: CAP2。対応バス/インターフェース: General。
31PB13/HVOD2Digital_IO信号端子 PB13/HVOD2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB13/HVOD2。対応バス/インターフェース: General。
32PB15/HVOD3Digital_IO信号端子 PB15/HVOD3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PB15/HVOD3。対応バス/インターフェース: General。
33GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
探索部品パッケージメーカーアップロード