ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
CH221K (SOT-23-6) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH221K

WCHID: C5125736SOT-23-6 · 6 Pins · Pitch 0.95mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · CH221K (SOT-23-6)1VDD2GND3PG6CFG5CC24CC1Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.210.25.10-5.1-10.2mm
2. 2D-FOOTPRINT
123456E=2.90mm · Pitch e=0.95mmD=1.60mm-3-2-1012343210-1-2-3-4mm
3. 3D-MODELL
Gehäusekörper: 2.90mm × 1.60mm · Raster: 0.95mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (6/6)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1VDDPowerVersorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic)
2GNDGNDMasseanschluss (GND)
3PGI/OMultiplex-I/O- & Peripherie-Pin PG (General)
4CC1I/OMultiplex-I/O- & Peripherie-Pin CC1 (General)
5CC2I/OMultiplex-I/O- & Peripherie-Pin CC2 (General)
6CFGI/OMultiplex-I/O- & Peripherie-Pin CFG (General)
PIN 1 VDD
Power
Versorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic)
Designhinweis: 工作电源输入 ，外接1uF 对地电容 ，串联电阻至VBUS 。
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 11 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: CH221K (WCH · SOT-23-6)
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
CH221K (SOT-23-6) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
CH221K (SOT-23-6) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (6 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
CH221K (SOT-23-6) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
CH221K (SOT-23-6) - 4. Gehäuseabmessungen (D×E×A)
SOT-23-6 · 2.90×1.60mm · Raster 0.95mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
CH221K (SOT-23-6) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (6 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
CH221K (SOT-23-6) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (11 Abb. · Seite 1/1)
Zeige 1–11 von 11 unbeschnittenen Originalzeichnungen für CH221 / CH224
P2 · p02_fig011737×1834px
CH221K (SOT-23-6) — CH224 手册1 https://wch.cn
CH224 手册1 https://wch.cn
P2 · p02_fig02754×748px
CH221K (SOT-23-6) — DM 5 CC2 6 CC1 7 VBUS 8 CFG1 9 PG 10 CH224A
DM 5 CC2 6 CC1 7 VBUS 8 CFG1 9 PG 10 CH224A
P8 · p08_fig011624×573px
CH221K (SOT-23-6) — 6.1.1 单电阻配置和I2C 配置参考原理图（Rset 阻值对应请求电压参考表5-1） 单电阻配置通过CFG1 引脚对GND 接特定阻值的配置电阻实现，此时CFG2 和CFG3 可用于I2C 配 置。若不使用I2C 配置，CFG2、CFG3 悬空即可。 | 6.1.2 I/O 电平配置参考原理图（I/O 电平对应请求电压参考表5-2） 当用电系统无需和CH224 进行交互或控制时，CFG1 可通过串接100KΩ至VHV 引脚的方法提供高 电平（下图为I/O 电平配置20V）
6.1.1 单电阻配置和I2C 配置参考原理图（Rset 阻值对应请求电压参考表5-1） 单电阻配置通过CFG1 引脚对GND 接特定阻值的配置电阻实现，此时CFG2 和CFG3 可用于I2C 配 置。若不使用I2C 配置，CFG2、CFG3 悬空即可。 | 6.1.2 I/O 电平配置参考原理图（I/O 电平对应请求电压参考表5-2） 当用电系统无需和CH224 进行交互或控制时，CFG1 可通过串接100KΩ至VHV 引脚的方法提供高 电平（下图为I/O 电平配置20V）
P8 · p08_fig021545×573px
CH221K (SOT-23-6) — 当用电系统存在3.3 或5V 电源，且需对CH224 进行控制时，CFG1 可连接系统中MCU 的GPIO（如 下图）。若系统高电平为3.3V，R1 应取0Ω；若系统高电平为5V，R1 应取2KΩ。
当用电系统存在3.3 或5V 电源，且需对CH224 进行控制时，CFG1 可连接系统中MCU 的GPIO（如 下图）。若系统高电平为3.3V，R1 应取0Ω；若系统高电平为5V，R1 应取2KΩ。
P8 · p08_fig031641×572px
CH221K (SOT-23-6) — V2.1 8
V2.1 8
P9 · p09_fig011341×560px
CH221K (SOT-23-6) — 6.2 CH224K 参考原理图（图中为I/O 电平配置20V）
6.2 CH224K 参考原理图（图中为I/O 电平配置20V）
P9 · p09_fig021821×751px
CH221K (SOT-23-6) — 6.1.3 使用Type-C 公口eMarker 模拟功能
6.1.3 使用Type-C 公口eMarker 模拟功能
P9 · p09_fig031834×548px
CH221K (SOT-23-6) — 6.3 CH224D 参考原理图（图中为单电阻配置9V）
6.3 CH224D 参考原理图（图中为单电阻配置9V）
P9 · p09_fig02P9
CH221K (SOT-23-6) — Datasheet Page 9 (p09_fig02)
Datasheet Page 9 (p09_fig02)
P10 · p10_fig011270×540px
CH221K (SOT-23-6) — 6.4 CH221K 参考原理图（图中为单电阻配置20V）
6.4 CH221K 参考原理图（图中为单电阻配置20V）
P10 · p10_fig02525×430px
CH221K (SOT-23-6) — Rset阻值 请求电压 | 10KΩ 5V 20KΩ 9V 47KΩ 12V 100KΩ 15V 200KΩ 20V
Rset阻值 请求电压 | 10KΩ 5V 20KΩ 9V 47KΩ 12V 100KΩ 15V 200KΩ 20V

Elektrische Spezifikationen & Bauteildetails (CH221K)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:CH221K (SOT-23-6) ist ein 6-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 2.90 × 1.60 × 1.10 mm (Pin-Raster e = 0.95 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und USB, I2C Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
DC / Broadband Passive
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
2.90 × 1.60 × 1.10 mm (A1=0.08 mm)
Gehäusefamilie: SOT23 (SOT-23-6)
Pinanzahl & RastermaßN / e
6 Pins | Pitch e = 0.95 mm (37.4 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
USB, I2C
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol6 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint6 Pads · Raster 0.95mm
OK
IPC-7525 60% LotpastenfensterReflow 1:1 Standard
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified
IPC-7351B

Verwandte Bauteile derselben Chipfamilie — CH221 / CH224 (5)

Wählen Sie eine andere Gehäusevariante oder Teilenummer aus demselben Datenblatt

Mechanische Abmessungen & Land Pattern (SOT-23-6)

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
2.90 × 1.60 mm
Höhe (A) & Raster (e)IPC-7351B
A=1.10mm · e=0.95mm
Pad-Abmessungen (W × L)Level B
0.60 × 1.00 mm
Pins / Gesamt-PadsTopology
6P / 6Pad (SOT_SMALL)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
SOT-23-6
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — CH221K (SOT-23-6)

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH221K (SOT-23-6)?

Das Bauteil CH221K von WCH im SOT-23-6-Gehäuse besitzt 6 Pins mit einem Rastermaß (Pitch) von 0.95 mm. Wichtige Pins: 1 (VDD: Versorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic)), 2 (GND: Masseanschluss (GND)), 3 (PG: Multiplex-I/O- & Peripherie-Pin PG (General)), 4 (CC1: Multiplex-I/O- & Peripherie-Pin CC1 (General)), 5 (CC2: Multiplex-I/O- & Peripherie-Pin CC2 (General)), 6 (CFG: Multiplex-I/O- & Peripherie-Pin CFG (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der CH221K?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH221K (SOT-23-6) 1.60 × 2.90 mm bei einem Pitch e = 0.95 mm und 6 Kupfer-Pads.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH221K heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH221K (WCH, SOT-23-6) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (6 Pins) & CH221 / CH224 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1VDDPower_InPositiver Versorgungseingang (VDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
2GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
3PGDigital_IOSignalanschluss PG (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PG. Unterstützte Bus-Schnittstellen: General.
4CC1Digital_IOSignalanschluss CC1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CC1. Unterstützte Bus-Schnittstellen: General.
5CC2Digital_IOSignalanschluss CC2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CC2. Unterstützte Bus-Schnittstellen: General.
6CFGDigital_IOSignalanschluss CFG (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CFG. Unterstützte Bus-Schnittstellen: General.
EntdeckenBauteileGehäuseHerstellerUpload