ChipDocs.org
4070 部品PDFアップロード
MCP6072T-E/MNY (TDFN-8-EP(2x3)) — Symbol, Footprint IPC-7351B & 3D STEP Model

MCP6072T-E/MNY

MICROCHIPTDFN-8-EP(2x3) · 9 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · MCP6072T-E/MNY (TDFN-8-EP(2x3))1V V OUT, OUT2V V IN–, INA3V IN+ V INA+4VSS5V INB+9EP8VDD7V OUTB6V INB–Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.812.77.62.5-2.5-7.6-12.7mm
2. 2Dフットプリント
987654321E=2.00mm · Pitch e=0.50mmD=3.00mm-3-2-1012343210-1-2-3-4mm
3. 3Dモデル
パッケージ外形: 2.00mm × 3.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (9/9)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1V V OUT, OUTAI/OマルチプレクスI/O・ペリフェラル端子 V V OUT, OUTA (General)
2V V IN–, INA–I/OマルチプレクスI/O・ペリフェラル端子 V V IN–, INA– (General)
3V IN+ V INA+ ,I/OマルチプレクスI/O・ペリフェラル端子 V IN+ V INA+ , (General)
4VSSGNDグラウンド基準端子 (VSS)
5V INB+I/OマルチプレクスI/O・ペリフェラル端子 V INB+ (General)
6V INB–I/OマルチプレクスI/O・ペリフェラル端子 V INB– (General)
7V OUTBI/OマルチプレクスI/O・ペリフェラル端子 V OUTB (General)
8VDDPower電源供給入力 (VDD — 1.8V to 6.0V)
9EPGND露出サーマルパッド・グラウンド (EP)
PIN 1 V V OUT, OUTA
I/O
マルチプレクスI/O・ペリフェラル端子 V V OUT, OUTA (General)
設計上の注意点: AnalogOutput(opampA)
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

抽出図面ギャラリー (6 標準図面 + 10 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
1. 実装3D外観モデルREPRESENTATIVE
MCP6072T-E/MNY (TDFN-8-EP(2x3)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
MCP6072T-E/MNY (TDFN-8-EP(2x3)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (9ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
MCP6072T-E/MNY (TDFN-8-EP(2x3)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
MCP6072T-E/MNY (TDFN-8-EP(2x3)) - 4. パッケージ外形寸法図 (D×E×A)
TDFN-8-EP(2x3) · 2.00×3.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
MCP6072T-E/MNY (TDFN-8-EP(2x3)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (9 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
MCP6072T-E/MNY (TDFN-8-EP(2x3)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (10 点 · 1/1 ページ)
MCP6072 シリーズの切り抜きなし原本図面 10 点中 1–10 点目を表示
P1 · p01_fig01377×200px
MCP6072T-E/MNY (TDFN-8-EP(2x3)) — 110 µA, High Precision Op Amps
110 µA, High Precision Op Amps
P1 · p01_fig021777×1436px
MCP6072T-E/MNY (TDFN-8-EP(2x3)) — © 2010 Microchip Technology Inc. DS22142B-page 1 | • Automotive • Portable Instrumentation • Sensor Conditioning • Battery Powered Systems • Medical Instrumentation • Test Equipment • Analog Filters | Design Aids | • SPICE Macro Models • Fi
© 2010 Microchip Technology Inc. DS22142B-page 1 | • Automotive • Portable Instrumentation • Sensor Conditioning • Battery Powered Systems • Medical Instrumentation • Test Equipment • Analog Filters | Design Aids | • SPICE Macro Models • Fi
P1 · p01_fig02P1
MCP6072T-E/MNY (TDFN-8-EP(2x3)) — Datasheet Page 1 (p01_fig02)
Datasheet Page 1 (p01_fig02)
P15 · p15_fig011777×650px
MCP6072T-E/MNY (TDFN-8-EP(2x3)) — FIGURE 4-2: Protecting the Analog Inputs.
FIGURE 4-2: Protecting the Analog Inputs.
P15 · p15_fig021777×688px
MCP6072T-E/MNY (TDFN-8-EP(2x3)) — FIGURE 4-3: Protecting the Analog Inputs. 4.1.4 NORMAL OPERATION
FIGURE 4-3: Protecting the Analog Inputs. 4.1.4 NORMAL OPERATION
P18 · p18_fig011777×1705px
MCP6072T-E/MNY (TDFN-8-EP(2x3)) — FIGURE 4-10: Precision, Non-inverting Comparator.
FIGURE 4-10: Precision, Non-inverting Comparator.
P21 · p21_fig021777×765px
MCP6072T-E/MNY (TDFN-8-EP(2x3)) — © 2010 Microchip Technology Inc. DS22142B-page 21 | Note: In the event the full Microchip part number cannot be marked on one line, it will be carried over to the next line, thus limiting the number of available characters for customer-spec
© 2010 Microchip Technology Inc. DS22142B-page 21 | Note: In the event the full Microchip part number cannot be marked on one line, it will be carried over to the next line, thus limiting the number of available characters for customer-spec
P21 · p21_fig02P21
MCP6072T-E/MNY (TDFN-8-EP(2x3)) — Datasheet Page 21 (p21_fig02)
Datasheet Page 21 (p21_fig02)
P21 · p21_fig01PDF 内の全パッケージ
MCP6072T-E/MNY (TDFN-8-EP(2x3)) — 6.1 Package Marking Information
6.1 Package Marking Information
P31 · p31_fig01PDF 内の全パッケージ
MCP6072T-E/MNY (TDFN-8-EP(2x3)) — 14-Lead Plastic Small Outline (SL) - Narrow, 3.90 mm Body [SOIC] - Note: For the most current package drawings, please see the Microchip Packaging Specification located at - http:/www.microchip.com/packaging | © 2010 Microchip Technology In
14-Lead Plastic Small Outline (SL) - Narrow, 3.90 mm Body [SOIC] - Note: For the most current package drawings, please see the Microchip Packaging Specification located at - http:/www.microchip.com/packaging | © 2010 Microchip Technology In

電気仕様 & 部品詳細スペック (MCP6072T-E/MNY)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:MCP6072T-E/MNY (TDFN-8-EP(2x3)) は 8 ピンの標準電子部品・コネクタで、パッケージ外形は 3.00 × 2.00 × 0.80 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.8V to 6.0V、動作温度範囲 -40°C to +125°C、Standard I/O / Passive インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.8V to 6.0V
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C to +125°C
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
1.2 MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
110 µA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
3.00 × 2.00 × 0.80 mm (A1=0.03 mm)
パッケージ系列: DFN (TDFN-8-EP(2x3))
ピン数・リードピッチN / e
8 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
Standard I/O / Passive
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル9 ピン自動バス分類
OK
IPC-7351B フットプリント9 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口EPAD 1.60×1.60mm メッシュ分割
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (TDFN-8-EP(2x3))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
3.00 × 2.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=0.80mm · e=0.50mm
パッド寸法 (W × L)Level B
0.30 × 0.75 mm
ピン数 / 総パッド数Topology
9P / 9Pad (DUAL_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
Per application circuit
TDFN-8-EP(2x3)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — MCP6072T-E/MNY (TDFN-8-EP(2x3))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

MCP6072T-E/MNY (TDFN-8-EP(2x3)) のピン配置 (Pinout) および電源電圧仕様は？

MICROCHIP 製 MCP6072T-E/MNY (TDFN-8-EP(2x3) パッケージ) は全 9 ピン構成で、ピンピッチは 0.50 mm、動作電源電圧範囲 VCC は 1.8V to 6.0V です。主なピン：1 (V V OUT, OUTA: マルチプレクスI/O・ペリフェラル端子 V V OUT, OUTA (General)), 2 (V V IN–, INA–: マルチプレクスI/O・ペリフェラル端子 V V IN–, INA– (General)), 3 (V IN+ V INA+ ,: マルチプレクスI/O・ペリフェラル端子 V IN+ V INA+ , (General)), 4 (VSS: グラウンド基準端子 (VSS)), 5 (V INB+: マルチプレクスI/O・ペリフェラル端子 V INB+ (General)), 6 (V INB–: マルチプレクスI/O・ペリフェラル端子 V INB– (General))。

MCP6072T-E/MNY の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、MCP6072T-E/MNY (TDFN-8-EP(2x3)) の本体外形は 2.00 × 3.00 mm、ピッチ e = 0.50 mm、合計 9 パッドで構成されています（中央放熱パッド EPAD 1.60 × 1.60 mm、IPC-7525 60% 開口ペーストマスク付き）。

MCP6072T-E/MNY の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの MCP6072T-E/MNY (MICROCHIP, TDFN-8-EP(2x3)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (9 ピン) & MCP6072 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1V V OUT, OUTADigital_IO信号端子 V V OUT, OUTA（方向: I/O、電圧域: 1.8V to 6.0V）。多重化オルタネート機能: V V OUT, OUTA。対応バス/インターフェース: General。
2V V IN–, INA–Digital_IO信号端子 V V IN–, INA–（方向: I/O、電圧域: 1.8V to 6.0V）。多重化オルタネート機能: V V IN–, INA–。対応バス/インターフェース: General。
3V IN+ V INA+ ,Digital_IO信号端子 V IN+ V INA+ ,（方向: I/O、電圧域: 1.8V to 6.0V）。多重化オルタネート機能: V IN+ V INA+ ,。対応バス/インターフェース: General。
4VSSGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。
5V INB+Digital_IO信号端子 V INB+（方向: I/O、電圧域: 1.8V to 6.0V）。多重化オルタネート機能: V INB+。対応バス/インターフェース: General。
6V INB–Digital_IO信号端子 V INB–（方向: I/O、電圧域: 1.8V to 6.0V）。多重化オルタネート機能: V INB–。対応バス/インターフェース: General。
7V OUTBDigital_IO信号端子 V OUTB（方向: I/O、電圧域: 1.8V to 6.0V）。多重化オルタネート機能: V OUTB。対応バス/インターフェース: General。
8VDDPower_In1.8V to 6.0V 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 6.0V) です。
9EPGNDパッケージ底面の露出放熱パッド (EP)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。
探索部品パッケージメーカーアップロード