MCP6072T-E/MNY (TDFN-8-EP(2x3)) — Symbol, Footprint IPC-7351B & 3D STEP Model

MCP6072T-E/MNY

MICROCHIPTDFN-8-EP(2x3) · 9 Pins · Pitch 0.50mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · MCP6072T-E/MNY (TDFN-8-EP(2x3))1V V OUT, OUT2V V IN–, INA3V IN+ V INA+4VSS5V INB+9EP8VDD7V OUTB6V INB–Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.812.77.62.5-2.5-7.6-12.7mm
2. 2D-FOOTPRINT
987654321E=2.00mm · Pitch e=0.50mmD=3.00mm-3-2-1012343210-1-2-3-4mm
3. 3D-MODELL
Gehäusekörper: 2.00mm × 3.00mm · Raster: 0.50mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (9/9)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1V V OUT, OUTAI/OMultiplex-I/O- & Peripherie-Pin V V OUT, OUTA (General)
2V V IN–, INA–I/OMultiplex-I/O- & Peripherie-Pin V V IN–, INA– (General)
3V IN+ V INA+ ,I/OMultiplex-I/O- & Peripherie-Pin V IN+ V INA+ , (General)
4VSSGNDMasseanschluss (VSS)
5V INB+I/OMultiplex-I/O- & Peripherie-Pin V INB+ (General)
6V INB–I/OMultiplex-I/O- & Peripherie-Pin V INB– (General)
7V OUTBI/OMultiplex-I/O- & Peripherie-Pin V OUTB (General)
8VDDPowerVersorgungsspannungseingang (VDD — 1.8V to 6.0V)
9EPGNDFreiliegendes Thermal- & Masse-Pad (EP)
PIN 1 V V OUT, OUTA
I/O
Multiplex-I/O- & Peripherie-Pin V V OUT, OUTA (General)
Designhinweis: AnalogOutput(opampA)
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Zeichnungsgalerie (6 Standardzeichnungen + 10 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
MCP6072T-E/MNY (TDFN-8-EP(2x3)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
MCP6072T-E/MNY (TDFN-8-EP(2x3)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (9 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
MCP6072T-E/MNY (TDFN-8-EP(2x3)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
MCP6072T-E/MNY (TDFN-8-EP(2x3)) - 4. Gehäuseabmessungen (D×E×A)
TDFN-8-EP(2x3) · 2.00×3.00mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
MCP6072T-E/MNY (TDFN-8-EP(2x3)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (9 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
MCP6072T-E/MNY (TDFN-8-EP(2x3)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (10 Abb. · Seite 1/1)
Zeige 1–10 von 10 unbeschnittenen Originalzeichnungen für MCP6072
P1 · p01_fig01377×200px
MCP6072T-E/MNY (TDFN-8-EP(2x3)) — 110 µA, High Precision Op Amps
110 µA, High Precision Op Amps
P1 · p01_fig021777×1436px
MCP6072T-E/MNY (TDFN-8-EP(2x3)) — © 2010 Microchip Technology Inc. DS22142B-page 1 | • Automotive • Portable Instrumentation • Sensor Conditioning • Battery Powered Systems • Medical Instrumentation • Test Equipment • Analog Filters | Design Aids | • SPICE Macro Models • Fi
© 2010 Microchip Technology Inc. DS22142B-page 1 | • Automotive • Portable Instrumentation • Sensor Conditioning • Battery Powered Systems • Medical Instrumentation • Test Equipment • Analog Filters | Design Aids | • SPICE Macro Models • Fi
P1 · p01_fig02P1
MCP6072T-E/MNY (TDFN-8-EP(2x3)) — Datasheet Page 1 (p01_fig02)
Datasheet Page 1 (p01_fig02)
P15 · p15_fig011777×650px
MCP6072T-E/MNY (TDFN-8-EP(2x3)) — FIGURE 4-2: Protecting the Analog Inputs.
FIGURE 4-2: Protecting the Analog Inputs.
P15 · p15_fig021777×688px
MCP6072T-E/MNY (TDFN-8-EP(2x3)) — FIGURE 4-3: Protecting the Analog Inputs. 4.1.4 NORMAL OPERATION
FIGURE 4-3: Protecting the Analog Inputs. 4.1.4 NORMAL OPERATION
P18 · p18_fig011777×1705px
MCP6072T-E/MNY (TDFN-8-EP(2x3)) — FIGURE 4-10: Precision, Non-inverting Comparator.
FIGURE 4-10: Precision, Non-inverting Comparator.
P21 · p21_fig021777×765px
MCP6072T-E/MNY (TDFN-8-EP(2x3)) — © 2010 Microchip Technology Inc. DS22142B-page 21 | Note: In the event the full Microchip part number cannot be marked on one line, it will be carried over to the next line, thus limiting the number of available characters for customer-spec
© 2010 Microchip Technology Inc. DS22142B-page 21 | Note: In the event the full Microchip part number cannot be marked on one line, it will be carried over to the next line, thus limiting the number of available characters for customer-spec
P21 · p21_fig02P21
MCP6072T-E/MNY (TDFN-8-EP(2x3)) — Datasheet Page 21 (p21_fig02)
Datasheet Page 21 (p21_fig02)
P21 · p21_fig01Alle Gehäuse im PDF
MCP6072T-E/MNY (TDFN-8-EP(2x3)) — 6.1 Package Marking Information
6.1 Package Marking Information
P31 · p31_fig01Alle Gehäuse im PDF
MCP6072T-E/MNY (TDFN-8-EP(2x3)) — 14-Lead Plastic Small Outline (SL) - Narrow, 3.90 mm Body [SOIC] - Note: For the most current package drawings, please see the Microchip Packaging Specification located at - http:/www.microchip.com/packaging | © 2010 Microchip Technology In
14-Lead Plastic Small Outline (SL) - Narrow, 3.90 mm Body [SOIC] - Note: For the most current package drawings, please see the Microchip Packaging Specification located at - http:/www.microchip.com/packaging | © 2010 Microchip Technology In

Elektrische Spezifikationen & Bauteildetails (MCP6072T-E/MNY)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:MCP6072T-E/MNY (TDFN-8-EP(2x3)) ist ein 8-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 3.00 × 2.00 × 0.80 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 1.8V to 6.0V Versorgungsspannung, -40°C to +125°C Temperaturbereich und Standard I/O / Passive Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V to 6.0V
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C to +125°C
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
1.2 MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
110 µA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
3.00 × 2.00 × 0.80 mm (A1=0.03 mm)
Gehäusefamilie: DFN (TDFN-8-EP(2x3))
Pinanzahl & RastermaßN / e
8 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
Standard I/O / Passive
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol9 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint9 Pads · Raster 0.50mm
OK
IPC-7525 60% LotpastenfensterEPAD 1.60×1.60mm Gitterteilung
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (TDFN-8-EP(2x3))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
3.00 × 2.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.80mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.30 × 0.75 mm
Pins / Gesamt-PadsTopology
9P / 9Pad (DUAL_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Per application circuit
TDFN-8-EP(2x3)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — MCP6072T-E/MNY (TDFN-8-EP(2x3))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des MCP6072T-E/MNY (TDFN-8-EP(2x3))?

Das Bauteil MCP6072T-E/MNY von MICROCHIP im TDFN-8-EP(2x3)-Gehäuse besitzt 9 Pins mit einem Rastermaß (Pitch) von 0.50 mm und einem Betriebsspannungsbereich VCC von 1.8V to 6.0V. Wichtige Pins: 1 (V V OUT, OUTA: Multiplex-I/O- & Peripherie-Pin V V OUT, OUTA (General)), 2 (V V IN–, INA–: Multiplex-I/O- & Peripherie-Pin V V IN–, INA– (General)), 3 (V IN+ V INA+ ,: Multiplex-I/O- & Peripherie-Pin V IN+ V INA+ , (General)), 4 (VSS: Masseanschluss (VSS)), 5 (V INB+: Multiplex-I/O- & Peripherie-Pin V INB+ (General)), 6 (V INB–: Multiplex-I/O- & Peripherie-Pin V INB– (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der MCP6072T-E/MNY?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des MCP6072T-E/MNY (TDFN-8-EP(2x3)) 2.00 × 3.00 mm bei einem Pitch e = 0.50 mm und 9 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 1.60 × 1.60 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für MCP6072T-E/MNY heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für MCP6072T-E/MNY (MICROCHIP, TDFN-8-EP(2x3)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (9 Pins) & MCP6072 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1V V OUT, OUTADigital_IOSignalanschluss V V OUT, OUTA (Richtung: I/O, Spannungsbereich: 1.8V to 6.0V). Alternative Multiplex-Funktionen: V V OUT, OUTA. Unterstützte Bus-Schnittstellen: General.
2V V IN–, INA–Digital_IOSignalanschluss V V IN–, INA– (Richtung: I/O, Spannungsbereich: 1.8V to 6.0V). Alternative Multiplex-Funktionen: V V IN–, INA–. Unterstützte Bus-Schnittstellen: General.
3V IN+ V INA+ ,Digital_IOSignalanschluss V IN+ V INA+ , (Richtung: I/O, Spannungsbereich: 1.8V to 6.0V). Alternative Multiplex-Funktionen: V IN+ V INA+ ,. Unterstützte Bus-Schnittstellen: General.
4VSSGNDElektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke.
5V INB+Digital_IOSignalanschluss V INB+ (Richtung: I/O, Spannungsbereich: 1.8V to 6.0V). Alternative Multiplex-Funktionen: V INB+. Unterstützte Bus-Schnittstellen: General.
6V INB–Digital_IOSignalanschluss V INB– (Richtung: I/O, Spannungsbereich: 1.8V to 6.0V). Alternative Multiplex-Funktionen: V INB–. Unterstützte Bus-Schnittstellen: General.
7V OUTBDigital_IOSignalanschluss V OUTB (Richtung: I/O, Spannungsbereich: 1.8V to 6.0V). Alternative Multiplex-Funktionen: V OUTB. Unterstützte Bus-Schnittstellen: General.
8VDDPower_InPositiver Versorgungseingang (VDD) im Spannungsbereich 1.8V to 6.0V (Max. 6.0V).
9EPGNDFreiliegendes Boden-Wärmeleitpad (EP) zur primären Wärmeableitung in die Leiterplatte sowie als niederinduktiver 0V-Masserückleiter.