Mechanische Abmessungen & Land Pattern (TDFN-8-EP(2x3))
Aus dem Datenblatt extrahiert & nach IPC-7351B normiertEmpfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)
Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen| Bauteilbezeichner / Ersatz-MPN | Wert / Gehäuse | Funktion & PCB-Layout-Regel |
|---|---|---|
| N/A BOM | Per application circuit TDFN-8-EP(2x3) | Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten. |
Häufig gestellte technische Fragen (FAQ) — MCP6072T-E/MNY (TDFN-8-EP(2x3))
Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-ExportformatenWie lautet die Pinbelegung (Pinout) und Versorgungsspannung des MCP6072T-E/MNY (TDFN-8-EP(2x3))?
Das Bauteil MCP6072T-E/MNY von MICROCHIP im TDFN-8-EP(2x3)-Gehäuse besitzt 9 Pins mit einem Rastermaß (Pitch) von 0.50 mm und einem Betriebsspannungsbereich VCC von 1.8V to 6.0V. Wichtige Pins: 1 (V V OUT, OUTA: Multiplex-I/O- & Peripherie-Pin V V OUT, OUTA (General)), 2 (V V IN–, INA–: Multiplex-I/O- & Peripherie-Pin V V IN–, INA– (General)), 3 (V IN+ V INA+ ,: Multiplex-I/O- & Peripherie-Pin V IN+ V INA+ , (General)), 4 (VSS: Masseanschluss (VSS)), 5 (V INB+: Multiplex-I/O- & Peripherie-Pin V INB+ (General)), 6 (V INB–: Multiplex-I/O- & Peripherie-Pin V INB– (General)).
Welche IPC-7351B Land-Pattern-Abmessungen hat der MCP6072T-E/MNY?
Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des MCP6072T-E/MNY (TDFN-8-EP(2x3)) 2.00 × 3.00 mm bei einem Pitch e = 0.50 mm und 9 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 1.60 × 1.60 mm mit 60% Pastenfenster nach IPC-7525.
Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für MCP6072T-E/MNY heruntergeladen werden?
Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für MCP6072T-E/MNY (MICROCHIP, TDFN-8-EP(2x3)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.
Statischer Referenzanhang: Pinbelegungstabelle (9 Pins) & MCP6072 VariantenStatische Tabelle aufklappen
| Pin-Nr. | Signalname | Elektrischer Typ | Funktionsbeschreibung & Schaltungshinweise |
|---|---|---|---|
| 1 | V V OUT, OUTA | Digital_IO | Signalanschluss V V OUT, OUTA (Richtung: I/O, Spannungsbereich: 1.8V to 6.0V). Alternative Multiplex-Funktionen: V V OUT, OUTA. Unterstützte Bus-Schnittstellen: General. |
| 2 | V V IN–, INA– | Digital_IO | Signalanschluss V V IN–, INA– (Richtung: I/O, Spannungsbereich: 1.8V to 6.0V). Alternative Multiplex-Funktionen: V V IN–, INA–. Unterstützte Bus-Schnittstellen: General. |
| 3 | V IN+ V INA+ , | Digital_IO | Signalanschluss V IN+ V INA+ , (Richtung: I/O, Spannungsbereich: 1.8V to 6.0V). Alternative Multiplex-Funktionen: V IN+ V INA+ ,. Unterstützte Bus-Schnittstellen: General. |
| 4 | VSS | GND | Elektrischer 0V-Masserückführungsanschluss (VSS) für Kernlogik, I/O-Treiber und Analogblöcke. |
| 5 | V INB+ | Digital_IO | Signalanschluss V INB+ (Richtung: I/O, Spannungsbereich: 1.8V to 6.0V). Alternative Multiplex-Funktionen: V INB+. Unterstützte Bus-Schnittstellen: General. |
| 6 | V INB– | Digital_IO | Signalanschluss V INB– (Richtung: I/O, Spannungsbereich: 1.8V to 6.0V). Alternative Multiplex-Funktionen: V INB–. Unterstützte Bus-Schnittstellen: General. |
| 7 | V OUTB | Digital_IO | Signalanschluss V OUTB (Richtung: I/O, Spannungsbereich: 1.8V to 6.0V). Alternative Multiplex-Funktionen: V OUTB. Unterstützte Bus-Schnittstellen: General. |
| 8 | VDD | Power_In | Positiver Versorgungseingang (VDD) im Spannungsbereich 1.8V to 6.0V (Max. 6.0V). |
| 9 | EP | GND | Freiliegendes Boden-Wärmeleitpad (EP) zur primären Wärmeableitung in die Leiterplatte sowie als niederinduktiver 0V-Masserückleiter. |










![MCP6072T-E/MNY (TDFN-8-EP(2x3)) — 14-Lead Plastic Small Outline (SL) - Narrow, 3.90 mm Body [SOIC] - Note: For the most current package drawings, please see the Microchip Packaging Specification located at - http:/www.microchip.com/packaging | © 2010 Microchip Technology In](/api/v1/assets/C511309/extracted/figures/p31_fig01.png)