CH9340K (ESSOP-10-150mil-1mm) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH9340K

WCHID: C503470ESSOP-10-150mil-1mm · 11 Pins · Pitch 1.00mmIPC TOLERANCE VARIATION5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · CH9340K (ESSOP-10-150mil-1mm)1UD+2UD -3GND4H F#_5DTR#6RTS#11LOP#10V39RXD8TXD7VCCGrid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.212.77.62.5-2.5-7.6-12.7mm
2. 2D-FOOTPRINT
1234567891011E=3.90mm · Pitch e=1.00mmD=4.90mm-5-4-3-2-101234543210-1-2-3-4mm
3. 3D-MODELL
Gehäusekörper: 3.90mm × 4.90mm · Raster: 1.00mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (11/11)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1UD+I/OMultiplex-I/O- & Peripherie-Pin UD+ (USB)
2UD -I/OMultiplex-I/O- & Peripherie-Pin UD - (USB)
3GNDGNDMasseanschluss (GND)
4H F#_I/OMultiplex-I/O- & Peripherie-Pin H F#_ (General)
5DTR#I/OMultiplex-I/O- & Peripherie-Pin DTR# (UART)
6RTS#I/OMultiplex-I/O- & Peripherie-Pin RTS# (UART)
7VCCPowerVersorgungsspannungseingang (VCC — 3.3V to 5V)
8TXDI/OMultiplex-I/O- & Peripherie-Pin TXD (UART)
9RXDI/OMultiplex-I/O- & Peripherie-Pin RXD (UART)
10V3PowerGeregelter Spannungsausgang (V3 — 3.3V to 5V)
11LOP#I/OMultiplex-I/O- & Peripherie-Pin LOP# (General)
PIN 1 UD+
I/O
Multiplex-I/O- & Peripherie-Pin UD+ (USB)
Designhinweis: 直接连到USB总线的D+数据线
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 5 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: CH9340K (WCH · ESSOP-10-150mil-1mm)
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
CH9340K (ESSOP-10-150mil-1mm) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
CH9340K (ESSOP-10-150mil-1mm) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (11 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
CH9340K (ESSOP-10-150mil-1mm) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
CH9340K (ESSOP-10-150mil-1mm) - 4. Gehäuseabmessungen (D×E×A)
ESSOP-10-150mil-1mm · 3.90×4.90mm · Raster 1.00mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
CH9340K (ESSOP-10-150mil-1mm) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (11 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
CH9340K (ESSOP-10-150mil-1mm) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (5 Abb. · Seite 1/1)
Zeige 1–5 von 5 unbeschnittenen Originalzeichnungen für CH9340
P1 · p01_fig011648×415px
CH9340K (ESSOP-10-150mil-1mm) — 2、特点
2、特点
P1 · p01_fig02877×363px
CH9340K (ESSOP-10-150mil-1mm) — 封装形式 塑体宽度 引脚间距 封装说明 订货型号
封装形式 塑体宽度 引脚间距 封装说明 订货型号
P1 · p01_fig02P1
CH9340K (ESSOP-10-150mil-1mm) — Datasheet Page 1 (p01_fig02)
Datasheet Page 1 (p01_fig02)
P4 · p04_fig01895×471px
CH9340K (ESSOP-10-150mil-1mm) — 上图是由CH9340 实现的USB 转TTL 串口。CH9340 提供了常用的串口信号及MODEM 信号,另加电 平转换电路可以将TTL 串口转换为RS232 串口。
上图是由CH9340 实现的USB 转TTL 串口。CH9340 提供了常用的串口信号及MODEM 信号,另加电 平转换电路可以将TTL 串口转换为RS232 串口。
P4 · p04_fig01P4
CH9340K (ESSOP-10-150mil-1mm) — Datasheet Page 4 (p04_fig01)
Datasheet Page 4 (p04_fig01)

Elektrische Spezifikationen & Bauteildetails (CH9340K)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:CH9340K (ESSOP-10-150mil-1mm) ist ein 10-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 4.90 × 3.90 × 1.10 mm (Pin-Raster e = 1.00 mm). Ausgelegt für 3.3V to 5V Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und USB, UART Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
3.3V to 5V
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
DC / Broadband Passive
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
4.90 × 3.90 × 1.10 mm (A1=0.05 mm)
Gehäusefamilie: TSSOP (ESSOP-10-150mil-1mm)
Pinanzahl & RastermaßN / e
10 Pins | Pitch e = 1.00 mm (39.4 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
USB, UART
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol11 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint11 Pads · Raster 1.00mm
OK
IPC-7525 60% LotpastenfensterEPAD 2.30×3.00mm Gitterteilung
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (ESSOP-10-150mil-1mm)

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
4.90 × 3.90 mm
Höhe (A) & Raster (e)IPC-7351B
A=1.10mm · e=1.00mm
Pad-Abmessungen (W × L)Level B
0.45 × 1.50 mm
Pins / Gesamt-PadsTopology
11P / 11Pad (DUAL_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
ESSOP-10-150mil-1mm
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — CH9340K (ESSOP-10-150mil-1mm)

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH9340K (ESSOP-10-150mil-1mm)?

Das Bauteil CH9340K von WCH im ESSOP-10-150mil-1mm-Gehäuse besitzt 11 Pins mit einem Rastermaß (Pitch) von 1.00 mm und einem Betriebsspannungsbereich VCC von 3.3V to 5V. Wichtige Pins: 1 (UD+: Multiplex-I/O- & Peripherie-Pin UD+ (USB)), 2 (UD -: Multiplex-I/O- & Peripherie-Pin UD - (USB)), 3 (GND: Masseanschluss (GND)), 4 (H F#_: Multiplex-I/O- & Peripherie-Pin H F#_ (General)), 5 (DTR#: Multiplex-I/O- & Peripherie-Pin DTR# (UART)), 6 (RTS#: Multiplex-I/O- & Peripherie-Pin RTS# (UART)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der CH9340K?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH9340K (ESSOP-10-150mil-1mm) 3.90 × 4.90 mm bei einem Pitch e = 1.00 mm und 11 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 2.30 × 3.00 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH9340K heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH9340K (WCH, ESSOP-10-150mil-1mm) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (11 Pins) & CH9340 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1UD+Digital_IOSignalanschluss UD+ (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: UD+. Unterstützte Bus-Schnittstellen: USB.
2UD -Digital_IOSignalanschluss UD - (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: UD -. Unterstützte Bus-Schnittstellen: USB.
3GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
4H F#_Digital_IOSignalanschluss H F#_ (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: H F#_. Unterstützte Bus-Schnittstellen: General.
5DTR#Digital_IOSignalanschluss DTR# (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: DTR#. Unterstützte Bus-Schnittstellen: UART.
6RTS#Digital_IOSignalanschluss RTS# (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: RTS#. Unterstützte Bus-Schnittstellen: UART.
7VCCPower_InPositiver Versorgungseingang (VCC) im Spannungsbereich 3.3V to 5V (Max. 5.0V).
8TXDDigital_IOSignalanschluss TXD (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: TXD. Unterstützte Bus-Schnittstellen: UART.
9RXDDigital_IOSignalanschluss RXD (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: RXD. Unterstützte Bus-Schnittstellen: UART.
10V3Power_OutGeregelter Leistungsausgang (V3) im Spannungsbereich 3.3V to 5V (Max. 5.0V).
11LOP#Digital_IOSignalanschluss LOP# (Richtung: I/O, Spannungsbereich: 3.3V to 5V). Alternative Multiplex-Funktionen: LOP#. Unterstützte Bus-Schnittstellen: General.