機械寸法 & ランドパターン (TSSOP-14)
データシートから抽出・IPC-7351B 準拠標準化パッケージ外形 (D × E)Nominal
5.00 × 4.40 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.00mm · e=0.65mm
パッド寸法 (W × L)Level B
0.42 × 1.45 mm
ピン数 / 総パッド数Topology
14P / 14Pad (DUAL_ROW)
推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)
標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番| 部品記号 / 代替型番 | 定数 / パッケージ | 役割 & PCB レイアウトルール |
|---|---|---|
| N/A BOM | 応用回路に準拠 TSSOP-14 | 定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。 |
技術的なよくある質問 (FAQ) — PIC16LF1825-I/ST (TSSOP-14)
ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答PIC16LF1825-I/ST (TSSOP-14) のピン配置 (Pinout) および電源電圧仕様は？
MICROCHIP 製 PIC16LF1825-I/ST (TSSOP-14 パッケージ) は全 14 ピン構成で、ピンピッチは 0.65 mm です。主なピン：1 (PIC12F1840 PIC12LF1840: マルチプレクスI/O・ペリフェラル端子 PIC12F1840 PIC12LF1840 (General)), 2 (PIC16F1829 PIC16LF1829: マルチプレクスI/O・ペリフェラル端子 PIC16F1829 PIC16LF1829 (General)), 3 (RA4: マルチプレクスI/O・ペリフェラル端子 RA4 (General)), 4 (RA3/MCLR#/VPP: マルチプレクスI/O・ペリフェラル端子 RA3/MCLR#/VPP (General)), 5 (RC5: マルチプレクスI/O・ペリフェラル端子 RC5 (General)), 6 (RC4: マルチプレクスI/O・ペリフェラル端子 RC4 (General))。
PIC16LF1825-I/ST の IPC-7351B 準拠 PCB フットプリント寸法は？
データシート外形図および IPC-7351B Level B (標準密度) に基づき、PIC16LF1825-I/ST (TSSOP-14) の本体外形は 4.40 × 5.00 mm、ピッチ e = 0.65 mm、合計 14 パッドで構成されています。
PIC16LF1825-I/ST の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？
このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの PIC16LF1825-I/ST (MICROCHIP, TSSOP-14) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。
静的リファレンス付録：ピン配置表 (14 ピン) & PIC16LF1825 シリーズバリエーション静的テーブルを開く
| ピン番号 (Pin #) | 信号名 (Signal Name) | 電気種別 (Type) | 機能説明 & 回路設計上の注意 |
|---|---|---|---|
| 1 | PIC12F1840 PIC12LF1840 | Digital_IO | 信号端子 PIC12F1840 PIC12LF1840（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PIC12F1840 PIC12LF1840。対応バス/インターフェース: General。 |
| 2 | PIC16F1829 PIC16LF1829 | Digital_IO | 信号端子 PIC16F1829 PIC16LF1829（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: PIC16F1829 PIC16LF1829。対応バス/インターフェース: General。 |
| 3 | RA4 | Digital_IO | 信号端子 RA4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RA4。対応バス/インターフェース: General。 |
| 4 | RA3/MCLR#/VPP | Digital_IO | 信号端子 RA3/MCLR#/VPP（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RA3/MCLR#/VPP。対応バス/インターフェース: General。 |
| 5 | RC5 | Digital_IO | 信号端子 RC5（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RC5。対応バス/インターフェース: General。 |
| 6 | RC4 | Digital_IO | 信号端子 RC4（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RC4。対応バス/インターフェース: General。 |
| 7 | RC3 | Digital_IO | 信号端子 RC3（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RC3。対応バス/インターフェース: General。 |
| 8 | RC2 | Digital_IO | 信号端子 RC2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RC2。対応バス/インターフェース: General。 |
| 9 | RC1 | Digital_IO | 信号端子 RC1（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RC1。対応バス/インターフェース: General。 |
| 10 | RC0 | Digital_IO | 信号端子 RC0（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RC0。対応バス/インターフェース: General。 |
| 11 | RA2 | Digital_IO | 信号端子 RA2（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RA2。対応バス/インターフェース: General。 |
| 12 | RA1/ICSPCLK | Digital_IO | 信号端子 RA1/ICSPCLK（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RA1/ICSPCLK。対応バス/インターフェース: General。 |
| 13 | RA0/ICSPDAT | Digital_IO | 信号端子 RA0/ICSPDAT（方向: I/O、電圧域: 3.3V / 5.0V Standard Logic）。多重化オルタネート機能: RA0/ICSPDAT。対応バス/インターフェース: General。 |
| 14 | VSS | GND | 内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (VSS) です。 |