ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
CH211C (QFN-16C(2x2)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH211C

WCHID: C49438114QFN-16C(2x2) · 17 Pins · Pitch 0.40mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · CH211C (QFN-16C(2x2))1SDA2SCL3ODL14ODL25CCL16CCL27HVIO8KEY9CCPDG217VSYS16VBUS15HVCP14ODH113ODH212CCH111CCH210CCPDG1Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.217.812.77.62.5-2.5-7.6-12.7-17.8mm
2. 2D-FOOTPRINT
1234567891011121314151617E=2.00mm · Pitch e=0.40mmD=2.00mm-3-2-101233210-1-2-3mm
3. 3D-MODELL
Gehäusekörper: 2.00mm × 2.00mm · Raster: 0.40mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (17/17)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1SDAI/OMultiplex-I/O- & Peripherie-Pin SDA (I2C)
2SCLI/OMultiplex-I/O- & Peripherie-Pin SCL (I2C)
3ODL1I/OMultiplex-I/O- & Peripherie-Pin ODL1 (General)
4ODL2I/OMultiplex-I/O- & Peripherie-Pin ODL2 (General)
5CCL1I/OMultiplex-I/O- & Peripherie-Pin CCL1 (General)
6CCL2I/OMultiplex-I/O- & Peripherie-Pin CCL2 (General)
7HVIOI/OMultiplex-I/O- & Peripherie-Pin HVIO (General)
8KEYI/OMultiplex-I/O- & Peripherie-Pin KEY (General)
9CCPDG2I/OMultiplex-I/O- & Peripherie-Pin CCPDG2 (General)
10CCPDG1I/OMultiplex-I/O- & Peripherie-Pin CCPDG1 (General)
11CCH2I/OMultiplex-I/O- & Peripherie-Pin CCH2 (General)
12CCH1I/OMultiplex-I/O- & Peripherie-Pin CCH1 (General)
13ODH2I/OMultiplex-I/O- & Peripherie-Pin ODH2 (General)
14ODH1I/OMultiplex-I/O- & Peripherie-Pin ODH1 (General)
15HVCPI/OMultiplex-I/O- & Peripherie-Pin HVCP (General)
16VBUSPowerVersorgungsspannungseingang (VBUS — 3.3V / 5.0V Standard Logic)
17VSYSI/OMultiplex-I/O- & Peripherie-Pin VSYS (General)
PIN 1 SDA
I/O
Multiplex-I/O- & Peripherie-Pin SDA (I2C)
Designhinweis: 2线串行接口的数据输入和输出 ， 内置可控的上拉电阻
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 6 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: CH211C (WCH · QFN-16C(2x2))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
CH211C (QFN-16C(2x2)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
CH211C (QFN-16C(2x2)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (17 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
CH211C (QFN-16C(2x2)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
CH211C (QFN-16C(2x2)) - 4. Gehäuseabmessungen (D×E×A)
QFN-16C(2x2) · 2.00×2.00mm · Raster 0.40mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
CH211C (QFN-16C(2x2)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (17 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
CH211C (QFN-16C(2x2)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (6 Abb. · Seite 1/1)
Zeige 1–6 von 6 unbeschnittenen Originalzeichnungen für CH211
P1 · p01_fig011599×1046px
CH211C (QFN-16C(2x2)) — 2、特点
2、特点
P2 · p02_fig011790×1009px
CH211C (QFN-16C(2x2)) — 蓝色引脚为支持高电压的引脚。 CH211C 体积小，印字为211C 及第二行的批号代码。
蓝色引脚为支持高电压的引脚。 CH211C 体积小，印字为211C 及第二行的批号代码。
P2 · p02_fig01P2
CH211C (QFN-16C(2x2)) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P14 · p14_fig011301×261px
CH211C (QFN-16C(2x2)) — 6.3. 接口时序参数（测试条件：TA=25℃，VSYS=5～28V，参考附图）
6.3. 接口时序参数（测试条件：TA=25℃，VSYS=5～28V，参考附图）
P15 · p15_fig011579×1179px
CH211C (QFN-16C(2x2)) — 7.2. 一键开关与DRP
7.2. 一键开关与DRP
P15 · p15_fig021821×1212px
CH211C (QFN-16C(2x2)) — CH211 为PDUSB MCU（例如CH32X035 或CH32L103）提供Type-C 的Rd 下拉电阻，支持PD Source、 Sink 和DRP，HVCP 引脚产生高压可以控制DCDC 通断，为电池充电或者反向输出。如果仅用于Source， 那么两个CCPDG 引脚应该悬空，CH211 的VBUS 引脚无需连接。
CH211 为PDUSB MCU（例如CH32X035 或CH32L103）提供Type-C 的Rd 下拉电阻，支持PD Source、 Sink 和DRP，HVCP 引脚产生高压可以控制DCDC 通断，为电池充电或者反向输出。如果仅用于Source， 那么两个CCPDG 引脚应该悬空，CH211 的VBUS 引脚无需连接。

Elektrische Spezifikationen & Bauteildetails (CH211C)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:CH211C (QFN-16C(2x2)) ist ein 16-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 2.00 × 2.00 × 0.85 mm (Pin-Raster e = 0.40 mm). Ausgelegt für 1.8V ~ 5.5V (Theo Datasheet) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und I2C Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
DC / Broadband Passive
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
2.00 × 2.00 × 0.85 mm (A1=0.03 mm)
Gehäusefamilie: QFN (QFN-16C(2x2))
Pinanzahl & RastermaßN / e
16 Pins | Pitch e = 0.40 mm (15.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
I2C
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol17 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint17 Pads · Raster 0.40mm
OK
IPC-7525 60% LotpastenfensterEPAD 1.20×1.20mm Gitterteilung
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (QFN-16C(2x2))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
2.00 × 2.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.85mm · e=0.40mm
Pad-Abmessungen (W × L)Level B
0.20 × 0.30 mm
Pins / Gesamt-PadsTopology
17P / 17Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
QFN-16C(2x2)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — CH211C (QFN-16C(2x2))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH211C (QFN-16C(2x2))?

Das Bauteil CH211C von WCH im QFN-16C(2x2)-Gehäuse besitzt 17 Pins mit einem Rastermaß (Pitch) von 0.40 mm. Wichtige Pins: 1 (SDA: Multiplex-I/O- & Peripherie-Pin SDA (I2C)), 2 (SCL: Multiplex-I/O- & Peripherie-Pin SCL (I2C)), 3 (ODL1: Multiplex-I/O- & Peripherie-Pin ODL1 (General)), 4 (ODL2: Multiplex-I/O- & Peripherie-Pin ODL2 (General)), 5 (CCL1: Multiplex-I/O- & Peripherie-Pin CCL1 (General)), 6 (CCL2: Multiplex-I/O- & Peripherie-Pin CCL2 (General)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der CH211C?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH211C (QFN-16C(2x2)) 2.00 × 2.00 mm bei einem Pitch e = 0.40 mm und 17 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 1.20 × 1.20 mm mit 60% Pastenfenster nach IPC-7525.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH211C heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH211C (WCH, QFN-16C(2x2)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (17 Pins) & CH211 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1SDADigital_IOSignalanschluss SDA (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SDA. Unterstützte Bus-Schnittstellen: I2C.
2SCLDigital_IOSignalanschluss SCL (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SCL. Unterstützte Bus-Schnittstellen: I2C.
3ODL1Digital_IOSignalanschluss ODL1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: ODL1. Unterstützte Bus-Schnittstellen: General.
4ODL2Digital_IOSignalanschluss ODL2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: ODL2. Unterstützte Bus-Schnittstellen: General.
5CCL1Digital_IOSignalanschluss CCL1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CCL1. Unterstützte Bus-Schnittstellen: General.
6CCL2Digital_IOSignalanschluss CCL2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CCL2. Unterstützte Bus-Schnittstellen: General.
7HVIODigital_IOSignalanschluss HVIO (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: HVIO. Unterstützte Bus-Schnittstellen: General.
8KEYDigital_IOSignalanschluss KEY (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: KEY. Unterstützte Bus-Schnittstellen: General.
9CCPDG2Digital_IOSignalanschluss CCPDG2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CCPDG2. Unterstützte Bus-Schnittstellen: General.
10CCPDG1Digital_IOSignalanschluss CCPDG1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CCPDG1. Unterstützte Bus-Schnittstellen: General.
11CCH2Digital_IOSignalanschluss CCH2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CCH2. Unterstützte Bus-Schnittstellen: General.
12CCH1Digital_IOSignalanschluss CCH1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: CCH1. Unterstützte Bus-Schnittstellen: General.
13ODH2Digital_IOSignalanschluss ODH2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: ODH2. Unterstützte Bus-Schnittstellen: General.
14ODH1Digital_IOSignalanschluss ODH1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: ODH1. Unterstützte Bus-Schnittstellen: General.
15HVCPDigital_IOSignalanschluss HVCP (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: HVCP. Unterstützte Bus-Schnittstellen: General.
16VBUSPower_InPositiver Versorgungseingang (VBUS) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V).
17VSYSDigital_IOSignalanschluss VSYS (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: VSYS. Unterstützte Bus-Schnittstellen: General.
EntdeckenBauteileGehäuseHerstellerUpload