ChipDocs.org
⌘K
2284 部品PDFアップロード
STM32WBA5MMGH6TR (LGA-76(8x12.5)) — Symbol, Footprint IPC-7351B & 3D STEP Model

STM32WBA5MMGH6TR

STID: C49304689LGA-76(8x12.5) · 76 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · STM32WBA5MMGH6TR (LGA-76(8x12.5))1GND2GND3GND4GND5GND6GND7PA108PA99PB1410PB1311PB1212PB1113PA814PA715PA616PA417PA318PA019GND20VDDA21GND22VDD23GND24PA125PA226PB927PA528PC1329PB830PB631PB732PB333PB534PA1535PB436GND37PA1438PA1376GND75GND74GND73GND72GND71GND70GND69GND68GND67GND66GND65GND64GND63GND62GND61GND60GND59GND58GND57GND56GND55GND54GND53GND52GND51ANT_IN50ANT_OUT49GND48NRST47GND46BOOT045GND44PB1543PB042PB141PB240PA1139PA12Grid Pitch = 2.54mm (IEEE-315)-17.8-12.7-7.6-2.52.57.612.717.853.348.343.238.133.027.922.917.812.77.62.5-2.5-7.6-12.7-17.8-22.9-27.9-33.0-38.1-43.2-48.3-53.3mm
2. 2Dフットプリント
22232425262728293031323334353676757473727170696867666564636261605958575655545352515049484746454443424140393837212019181716151413121110987654321E=8.00mm · Pitch e=0.50mmD=12.50mm-7-5-3-1135797531-1-3-5-7-9mm
3. 3Dモデル
パッケージ外形: 8.00mm × 12.50mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (76/76)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1GNDGNDグラウンド基準端子 (GND)
2GNDGNDグラウンド基準端子 (GND)
3GNDGNDグラウンド基準端子 (GND)
4GNDGNDグラウンド基準端子 (GND)
5GNDGNDグラウンド基準端子 (GND)
6GNDGNDグラウンド基準端子 (GND)
7PA10I/OマルチプレクスI/O・ペリフェラル端子 PA10 (General)
8PA9I/OマルチプレクスI/O・ペリフェラル端子 PA9 (General)
9PB14I/OマルチプレクスI/O・ペリフェラル端子 PB14 (General)
10PB13I/OマルチプレクスI/O・ペリフェラル端子 PB13 (General)
11PB12I/OマルチプレクスI/O・ペリフェラル端子 PB12 (General)
12PB11I/OマルチプレクスI/O・ペリフェラル端子 PB11 (General)
13PA8I/OマルチプレクスI/O・ペリフェラル端子 PA8 (General)
14PA7I/OマルチプレクスI/O・ペリフェラル端子 PA7 (General)
15PA6I/OマルチプレクスI/O・ペリフェラル端子 PA6 (General)
16PA4I/OマルチプレクスI/O・ペリフェラル端子 PA4 (General)
17PA3I/OマルチプレクスI/O・ペリフェラル端子 PA3 (General)
18PA0I/OマルチプレクスI/O・ペリフェラル端子 PA0 (General)
19GNDGNDグラウンド基準端子 (GND)
20VDDAPower電源供給入力 (VDDA — 3.3V VDD (Max 4.0V))
21GNDGNDグラウンド基準端子 (GND)
22VDDPower電源供給入力 (VDD — 3.3V VDD (Max 4.0V))
23GNDGNDグラウンド基準端子 (GND)
24PA1I/OマルチプレクスI/O・ペリフェラル端子 PA1 (General)
25PA2I/OマルチプレクスI/O・ペリフェラル端子 PA2 (General)
26PB9I/OマルチプレクスI/O・ペリフェラル端子 PB9 (General)
27PA5I/OマルチプレクスI/O・ペリフェラル端子 PA5 (General)
28PC13I/OマルチプレクスI/O・ペリフェラル端子 PC13 (General)
29PB8I/OマルチプレクスI/O・ペリフェラル端子 PB8 (General)
30PB6I/OマルチプレクスI/O・ペリフェラル端子 PB6 (General)
31PB7I/OマルチプレクスI/O・ペリフェラル端子 PB7 (General)
32PB3I/OマルチプレクスI/O・ペリフェラル端子 PB3 (General)
33PB5I/OマルチプレクスI/O・ペリフェラル端子 PB5 (General)
34PA15I/OマルチプレクスI/O・ペリフェラル端子 PA15 (General)
35PB4I/OマルチプレクスI/O・ペリフェラル端子 PB4 (General)
36GNDGNDグラウンド基準端子 (GND)
37PA14I/OマルチプレクスI/O・ペリフェラル端子 PA14 (General)
38PA13I/OマルチプレクスI/O・ペリフェラル端子 PA13 (General)
39PA12I/OマルチプレクスI/O・ペリフェラル端子 PA12 (General)
40PA11I/OマルチプレクスI/O・ペリフェラル端子 PA11 (General)
41PB2I/OマルチプレクスI/O・ペリフェラル端子 PB2 (General)
42PB1I/OマルチプレクスI/O・ペリフェラル端子 PB1 (General)
43PB0I/OマルチプレクスI/O・ペリフェラル端子 PB0 (General)
44PB15I/OマルチプレクスI/O・ペリフェラル端子 PB15 (General)
45GNDGNDグラウンド基準端子 (GND)
46BOOT0I入力専用端子 BOOT0 (General)
47GNDGNDグラウンド基準端子 (GND)
48NRSTIシステムイネーブル・ハードウェアリセット (NRST)
49GNDGND露出サーマルパッド・グラウンド (GND)
50ANT_OUTI/OマルチプレクスI/O・ペリフェラル端子 ANT_OUT (General)
51ANT_INI/OマルチプレクスI/O・ペリフェラル端子 ANT_IN (General)
52GNDGNDグラウンド基準端子 (GND)
53GNDGNDグラウンド基準端子 (GND)
54GNDGNDグラウンド基準端子 (GND)
55GNDGNDグラウンド基準端子 (GND)
56GNDGNDグラウンド基準端子 (GND)
57GNDGND露出サーマルパッド・グラウンド (GND)
58GNDGNDグラウンド基準端子 (GND)
59GNDGNDグラウンド基準端子 (GND)
60GNDGNDグラウンド基準端子 (GND)
61GNDGNDグラウンド基準端子 (GND)
62GNDGNDグラウンド基準端子 (GND)
63GNDGNDグラウンド基準端子 (GND)
64GNDGNDグラウンド基準端子 (GND)
65GNDGND露出サーマルパッド・グラウンド (GND)
66GNDGNDグラウンド基準端子 (GND)
67GNDGNDグラウンド基準端子 (GND)
68GNDGNDグラウンド基準端子 (GND)
69GNDGNDグラウンド基準端子 (GND)
70GNDGNDグラウンド基準端子 (GND)
71GNDGNDグラウンド基準端子 (GND)
72GNDGNDグラウンド基準端子 (GND)
73GNDGNDグラウンド基準端子 (GND)
74GNDGNDグラウンド基準端子 (GND)
75GNDGNDグラウンド基準端子 (GND)
76GNDGNDグラウンド基準端子 (GND)
PIN 1 GND
GND
グラウンド基準端子 (GND)
設計上の注意点: 0V electrical ground return terminal (GND) for internal core logic, I/O drivers, and analog sub-blocks.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 4 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: STM32WBA5MMGH6TR (ST · LGA-76(8x12.5))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
STM32WBA5MMGH6TR (LGA-76(8x12.5)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
STM32WBA5MMGH6TR (LGA-76(8x12.5)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (76ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
STM32WBA5MMGH6TR (LGA-76(8x12.5)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
STM32WBA5MMGH6TR (LGA-76(8x12.5)) - 4. パッケージ外形寸法図 (D×E×A)
LGA-76(8x12.5) · 8.00×12.50mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
STM32WBA5MMGH6TR (LGA-76(8x12.5)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (76 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
STM32WBA5MMGH6TR (LGA-76(8x12.5)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (4 点 · 1/1 ページ)
STM32WBA5MMG シリーズの切り抜きなし原本図面 4 点中 1–4 点目を表示
P1 · p01_fig01パッケージ完全一致
STM32WBA5MMGH6TR (LGA-76(8x12.5)) — • Arm® 32-bit Cortex®-M33 CPU with TrustZone®, MPU, DSP, and FPU
• Arm® 32-bit Cortex®-M33 CPU with TrustZone®, MPU, DSP, and FPU
P12 · p12_fig01パッケージ完全一致
STM32WBA5MMGH6TR (LGA-76(8x12.5)) — Figure 5. SiP-LGA76 - Outline SIDE VIEW bbb C M 2.961 Ref. A,
Figure 5. SiP-LGA76 - Outline SIDE VIEW bbb C M 2.961 Ref. A,
P13 · p13_fig01パッケージ完全一致
STM32WBA5MMGH6TR (LGA-76(8x12.5)) — A1 0.030 ± 0.020 0.0012 ± 0.0008
A1 0.030 ± 0.020 0.0012 ± 0.0008
P1 · p01_fig01P1
STM32WBA5MMGH6TR (LGA-76(8x12.5)) — Datasheet Page 1 (p01_fig01)
Datasheet Page 1 (p01_fig01)

電気仕様 & 部品詳細スペック (STM32WBA5MMGH6TR)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
組込みマイクロコントローラ (MCU)
詳細概要:STM32WBA5MMGH6TR (LGA-76(8x12.5)) は 76 ピンの組込みマイクロコントローラ (MCU)で、パッケージ外形は 12.50 × 8.00 × 1.15 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 3.0V ~ 3.6V (Typ 3.3V)、動作温度範囲 -40°C to 85°C、Bluetooth / BLE, JTAG / SWD インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
3.0V ~ 3.6V (Typ 3.3V)
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C to 85°C
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
100 MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
12.50 × 8.00 × 1.15 mm (A1=0.03 mm)
パッケージ系列: LGA (LGA-76(8x12.5))
ピン数・リードピッチN / e
76 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
Bluetooth / BLE, JTAG / SWD
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: ブートストラップピン注意 (BOOT0)：リセット解除時の論理レベルを乱す外部プルアップ/ダウンを避けてください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル76 ピン自動バス分類
OK
IPC-7351B フットプリント76 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (LGA-76(8x12.5))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
12.50 × 8.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.15mm · e=0.50mm
パッド寸法 (W × L)Level B
0.30 × 0.30 mm
ピン数 / 総パッド数Topology
76P / 76Pad (LGA_ARRAY)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
LGA-76(8x12.5)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — STM32WBA5MMGH6TR (LGA-76(8x12.5))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

STM32WBA5MMGH6TR (LGA-76(8x12.5)) のピン配置 (Pinout) および電源電圧仕様は？

ST 製 STM32WBA5MMGH6TR (LGA-76(8x12.5) パッケージ) は全 76 ピン構成で、ピンピッチは 0.50 mm です。主なピン：1 (GND: グラウンド基準端子 (GND)), 2 (GND: グラウンド基準端子 (GND)), 3 (GND: グラウンド基準端子 (GND)), 4 (GND: グラウンド基準端子 (GND)), 5 (GND: グラウンド基準端子 (GND)), 6 (GND: グラウンド基準端子 (GND))。

STM32WBA5MMGH6TR の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、STM32WBA5MMGH6TR (LGA-76(8x12.5)) の本体外形は 8.00 × 12.50 mm、ピッチ e = 0.50 mm、合計 76 パッドで構成されています。

STM32WBA5MMGH6TR の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの STM32WBA5MMGH6TR (ST, LGA-76(8x12.5)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (76 ピン) & STM32WBA5MMG シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
2GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
3GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
4GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
5GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
6GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
7PA10Digital_IO信号端子 PA10（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA10。対応バス/インターフェース: General。
8PA9Digital_IO信号端子 PA9（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA9。対応バス/インターフェース: General。
9PB14Digital_IO信号端子 PB14（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB14。対応バス/インターフェース: General。
10PB13Digital_IO信号端子 PB13（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB13。対応バス/インターフェース: General。
11PB12Digital_IO信号端子 PB12（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB12。対応バス/インターフェース: General。
12PB11Digital_IO信号端子 PB11（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB11。対応バス/インターフェース: General。
13PA8Digital_IO信号端子 PA8（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA8。対応バス/インターフェース: General。
14PA7Digital_IO信号端子 PA7（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA7。対応バス/インターフェース: General。
15PA6Digital_IO信号端子 PA6（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA6。対応バス/インターフェース: General。
16PA4Digital_IO信号端子 PA4（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA4。対応バス/インターフェース: General。
17PA3Digital_IO信号端子 PA3（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA3。対応バス/インターフェース: General。
18PA0Digital_IO信号端子 PA0（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA0。対応バス/インターフェース: General。
19GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
20VDDAPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDDA、最大定格: 4.0V) です。
21GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
22VDDPower_In3.3V VDD (Max 4.0V) 電源ドメインで動作する正電源入力端子 (VDD、最大定格: 4.0V) です。
23GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
24PA1Digital_IO信号端子 PA1（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA1。対応バス/インターフェース: General。
25PA2Digital_IO信号端子 PA2（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA2。対応バス/インターフェース: General。
26PB9Digital_IO信号端子 PB9（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB9。対応バス/インターフェース: General。
27PA5Digital_IO信号端子 PA5（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA5。対応バス/インターフェース: General。
28PC13Digital_IO信号端子 PC13（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PC13。対応バス/インターフェース: General。
29PB8Digital_IO信号端子 PB8（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB8。対応バス/インターフェース: General。
30PB6Digital_IO信号端子 PB6（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB6。対応バス/インターフェース: General。
31PB7Digital_IO信号端子 PB7（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB7。対応バス/インターフェース: General。
32PB3Digital_IO信号端子 PB3（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB3。対応バス/インターフェース: General。
33PB5Digital_IO信号端子 PB5（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB5。対応バス/インターフェース: General。
34PA15Digital_IO信号端子 PA15（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA15。対応バス/インターフェース: General。
35PB4Digital_IO信号端子 PB4（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB4。対応バス/インターフェース: General。
36GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
37PA14Digital_IO信号端子 PA14（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA14。対応バス/インターフェース: General。
38PA13Digital_IO信号端子 PA13（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA13。対応バス/インターフェース: General。
39PA12Digital_IO信号端子 PA12（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA12。対応バス/インターフェース: General。
40PA11Digital_IO信号端子 PA11（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PA11。対応バス/インターフェース: General。
41PB2Digital_IO信号端子 PB2（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB2。対応バス/インターフェース: General。
42PB1Digital_IO信号端子 PB1（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB1。対応バス/インターフェース: General。
43PB0Digital_IO信号端子 PB0（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB0。対応バス/インターフェース: General。
44PB15Digital_IO信号端子 PB15（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: PB15。対応バス/インターフェース: General。
45GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
46BOOT0Digital_IO信号端子 BOOT0（方向: I、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: BOOT0。対応バス/インターフェース: General。
47GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
48NRSTDigital_IOローアクティブ・ハードウェアリセット端子 (NRST)：Lowに引くことでコアと全ペリフェラルを初期化します。
49GNDGNDパッケージ底面の露出放熱パッド (GND)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。
50ANT_OUTRF_50Ohm信号端子 ANT_OUT（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: ANT_OUT。対応バス/インターフェース: General。
51ANT_INRF_50Ohm信号端子 ANT_IN（方向: I/O、電圧域: 3.3V VDD (Max 4.0V)）。多重化オルタネート機能: ANT_IN。対応バス/インターフェース: General。
52GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
53GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
54GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
55GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
56GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
57GNDGNDパッケージ底面の露出放熱パッド (GND)。基板への主要な放熱経路および低インダクタンスの0Vグラウンド帰路として機能します。
58GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
59GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
60GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
61GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
62GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
63GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
64GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
探索部品パッケージメーカーアップロード