QFN-12(2x2) · 13P
Synchronisierte Pinbelegung (Symbol / 2D / 3D) (13/13)
Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben| Pin | Symbol | Typ | Funktionsbeschreibung (DE) |
|---|---|---|---|
| 1 | PA1/T1C2/OPN0/XI/A1 | I/O | Multiplex-I/O- & Peripherie-Pin PA1/T1C2/OPN0/XI/A1 (RTC/CLK) |
| 2 | PA1 | I/O | Multiplex-I/O- & Peripherie-Pin PA1 (ADC) |
| 3 | PA2 | I/O | Multiplex-I/O- & Peripherie-Pin PA2 (ADC) |
| 4 | VDD | Power | Versorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic) |
| 5 | PD0 | I/O | Multiplex-I/O- & Peripherie-Pin PD0 (General) |
| 6 | VDD | Power | Versorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic) |
| 7 | PC0 | I/O | Multiplex-I/O- & Peripherie-Pin PC0 (PWM) |
| 8 | PC1 | I/O | Multiplex-I/O- & Peripherie-Pin PC1 (SPI, I2C) |
| 9 | PC2 | I/O | Multiplex-I/O- & Peripherie-Pin PC2 (UART, I2C) |
| 10 | PC3 | I/O | Multiplex-I/O- & Peripherie-Pin PC3 (PWM) |
| 11 | PC4 | I/O | Multiplex-I/O- & Peripherie-Pin PC4 (ADC, RTC/CLK) |
| 12 | PC5 | I/O | Multiplex-I/O- & Peripherie-Pin PC5 (SPI) |
| 13 | PC6 | I/O | Multiplex-I/O- & Peripherie-Pin PC6 (SPI) |
PIN 1 PA1/T1C2/OPN0/XI/A1
I/OMultiplex-I/O- & Peripherie-Pin PA1/T1C2/OPN0/XI/A1 (RTC/CLK)
Designhinweis: Signal terminal PA1/T1C2/OPN0/XI/A1 (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: PA1/T1C2/OPN0/XI/A1. Supported peripheral buses: RTC/CLK.
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator
Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 9 Extrahierte Abbildungen)
Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern1. Reales 3D-GehäusemodellREPRESENTATIVE
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
Konforme Pinanordnung (13 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
QFN-12(2x2) · 2.00×2.00mm · Raster 0.40mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
IPC-7351B Land Pattern (13 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (9 Abb. · Seite 1/1)
Zeige 1–9 von 9 unbeschnittenen Originalzeichnungen für CH32V005
P10 · p10_fig011401×1408px
P10 · p10_fig02997×652px
P10 · p10_fig01P10
P13 · p13_fig011008×818px
P13 · p13_fig021261×1512px
P13 · p13_fig031232×799px
P13 · p13_fig02P13
P2 · p02_fig01Alle Gehäuse im PDF
P40 · p40_fig01Alle Gehäuse im PDF
Elektrische Spezifikationen & Bauteildetails (CH32V005D6U6)
Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)Detaillierte Übersicht:CH32V005D6U6 (QFN-12(2x2)) ist ein 12-poliges Eingebetteter Mikrocontroller (MCU) mit den Gehäuseabmessungen 2.00 × 2.00 × 0.90 mm (Pin-Raster e = 0.40 mm). Ausgelegt für 3.0V ~ 3.6V (Typ 3.3V) Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und UART, SPI, I2C, ADC, PWM, RTC/CLK Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
3.0V ~ 3.6V (Typ 3.3V)
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
25MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
2.00 × 2.00 × 0.90 mm (A1=0.03 mm)
Gehäusefamilie: QFN (QFN-12(2x2))
Pinanzahl & RastermaßN / e
12 Pins | Pitch e = 0.40 mm (15.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
UART, SPI, I2C, ADC, PWM, RTC/CLK
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.
5-Punkte-Industriestandardprüfung
Automatische Geometrie- und Regelprüfung vor dem DateiexportIEEE-315 Symbol13 Pins automatisch nach Bussen gruppiert
IPC-7351B Footprint13 Pads · Raster 0.40mm
IPC-7525 60% LotpastenfensterEPAD 1.10×1.10mm Gitterteilung
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
Praxisverifikation & Ingenieurbewertungen
Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen5.00 PCB Verified
IPC-7351B
Wählen Sie eine andere Gehäusevariante oder Teilenummer aus demselben DatenblattVerwandte Bauteile derselben Chipfamilie — CH32V005 (2)
TSSOP-20 · 20P
Mechanische Abmessungen & Land Pattern (QFN-12(2x2))
Aus dem Datenblatt extrahiert & nach IPC-7351B normiertGehäusekörper (D × E)Nominal
2.00 × 2.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=0.90mm · e=0.40mm
Pad-Abmessungen (W × L)Level B
0.28 × 0.80 mm
Pins / Gesamt-PadsTopology
13P / 13Pad (QUAD_ROW)
Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)
Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen| Bauteilbezeichner / Ersatz-MPN | Wert / Gehäuse | Funktion & PCB-Layout-Regel |
|---|---|---|
| N/A BOM | Gemäß Applikationsschaltung QFN-12(2x2) | Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten. |
Häufig gestellte technische Fragen (FAQ) — CH32V005D6U6 (QFN-12(2x2))
Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-ExportformatenWie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH32V005D6U6 (QFN-12(2x2))?
Das Bauteil CH32V005D6U6 von WCH im QFN-12(2x2)-Gehäuse besitzt 13 Pins mit einem Rastermaß (Pitch) von 0.40 mm. Wichtige Pins: 1 (PA1/T1C2/OPN0/XI/A1: Multiplex-I/O- & Peripherie-Pin PA1/T1C2/OPN0/XI/A1 (RTC/CLK)), 2 (PA1: Multiplex-I/O- & Peripherie-Pin PA1 (ADC)), 3 (PA2: Multiplex-I/O- & Peripherie-Pin PA2 (ADC)), 4 (VDD: Versorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic)), 5 (PD0: Multiplex-I/O- & Peripherie-Pin PD0 (General)), 6 (VDD: Versorgungsspannungseingang (VDD — 3.3V / 5.0V Standard Logic)).
Welche IPC-7351B Land-Pattern-Abmessungen hat der CH32V005D6U6?
Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH32V005D6U6 (QFN-12(2x2)) 2.00 × 2.00 mm bei einem Pitch e = 0.40 mm und 13 Kupfer-Pads sowie einem zentralen Thermal Pad (EPAD) von 1.10 × 1.10 mm mit 60% Pastenfenster nach IPC-7525.
Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH32V005D6U6 heruntergeladen werden?
Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH32V005D6U6 (WCH, QFN-12(2x2)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.
Statischer Referenzanhang: Pinbelegungstabelle (13 Pins) & CH32V005 VariantenStatische Tabelle aufklappen
| Pin-Nr. | Signalname | Elektrischer Typ | Funktionsbeschreibung & Schaltungshinweise |
|---|---|---|---|
| 1 | PA1/T1C2/OPN0/XI/A1 | Digital_IO | Signalanschluss PA1/T1C2/OPN0/XI/A1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA1/T1C2/OPN0/XI/A1. Unterstützte Bus-Schnittstellen: RTC/CLK. |
| 2 | PA1 | Digital_IO | Signalanschluss PA1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA1. Unterstützte Bus-Schnittstellen: ADC. |
| 3 | PA2 | Digital_IO | Signalanschluss PA2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PA2. Unterstützte Bus-Schnittstellen: ADC. |
| 4 | VDD | Power_In | Positiver Versorgungseingang (VDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 5 | PD0 | Digital_IO | Signalanschluss PD0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PD0. Unterstützte Bus-Schnittstellen: General. |
| 6 | VDD | Power_In | Positiver Versorgungseingang (VDD) im Spannungsbereich 3.3V / 5.0V Standard Logic (Max. 5.5V). |
| 7 | PC0 | Digital_IO | Signalanschluss PC0 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PC0. Unterstützte Bus-Schnittstellen: PWM. |
| 8 | PC1 | Digital_IO | Signalanschluss PC1 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: I2C_SDA, SPI_NSS_. Unterstützte Bus-Schnittstellen: SPI, I2C. |
| 9 | PC2 | Digital_IO | Signalanschluss PC2 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: I2C_SCL. Unterstützte Bus-Schnittstellen: UART, I2C. |
| 10 | PC3 | Digital_IO | Signalanschluss PC3 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PC3. Unterstützte Bus-Schnittstellen: PWM. |
| 11 | PC4 | Digital_IO | Signalanschluss PC4 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: PC4. Unterstützte Bus-Schnittstellen: ADC, RTC/CLK. |
| 12 | PC5 | Digital_IO | Signalanschluss PC5 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SPI_SCK. Unterstützte Bus-Schnittstellen: SPI. |
| 13 | PC6 | Digital_IO | Signalanschluss PC6 (Richtung: I/O, Spannungsbereich: 3.3V / 5.0V Standard Logic). Alternative Multiplex-Funktionen: SPI_MOSI. Unterstützte Bus-Schnittstellen: SPI. |