ChipDocs.org
⌘K
2284 部品PDFアップロード
CH9111L (LQFP-48(7x7)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH9111L

WCHID: C46061834LQFP-48(7x7) · 48 ピン · Pitch 0.50mmIPC-7351B Verified5.0 (0)
4D 同期クロスプローブモード (CROSS-PROBE)ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
1. シンボル
U1 · CH9111L (LQFP-48(7x7))1XI2XO3VDD334GND5NC6UD -7UD+8NC9GND10GND11GND12NC13TXD014RXD015RTS0/ GPIO016CTS0/17DTR0/GPIO218DSR0/GPIO319DCD0/GPIO420RI0/GPIO521TNOW0/GPIO622GND23GND24VIO RESET48VDDK47GND46VIO45CFG2/GPIO13/44CFG1/GPIO12/43CFG0/GPIO11/42NC41GND40VDD539NC38VDDK37NC36GND35GND34RESET33SUSP32ACT31PWR_DET30GPIO10/MOSI29GPIO9/MISO28TX_S/SCK27RX_S/SCS26GPIO8/TX_S225GPIO7/RX_S2Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.235.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6mm
2. 2Dフットプリント
123456789101112131415161718192021222324252627282930313233343536373839404142434445464748E=7.00mm · Pitch e=0.50mmD=7.00mm-7-5-3-113577531-1-3-5-7mm
3. 3Dモデル
パッケージ外形: 7.00mm × 7.00mm · ピッチ: 0.50mm · ルーラー目盛: 1.00mm同期完了 <100ms

同期ピン配置 (Symbol / 2D / 3D) (48/48)

ピンをクリックまたはホバーすると、シンボル、フットプリント、3Dモデル上で同時に強調表示されます
ピン記号種別機能説明 (JA)
1XII/OマルチプレクスI/O・ペリフェラル端子 XI (RTC/CLK)
2XOI/OマルチプレクスI/O・ペリフェラル端子 XO (RTC/CLK)
3VDD33Power電源供給入力 (VDD33 — 1.2V to 3.3V)
4GNDGNDグラウンド基準端子 (GND)
5NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
6UD -I/OマルチプレクスI/O・ペリフェラル端子 UD - (USB)
7UD+I/OマルチプレクスI/O・ペリフェラル端子 UD+ (USB)
8NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
9GNDGNDグラウンド基準端子 (GND)
10GNDGNDグラウンド基準端子 (GND)
11GNDGNDグラウンド基準端子 (GND)
12NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
13TXD0I/OマルチプレクスI/O・ペリフェラル端子 TXD0 (UART)
14RXD0I/ORXD0 (UART)
15RTS0/ GPIO0I/OマルチプレクスI/O・ペリフェラル端子 RTS0/ GPIO0 (UART)
16CTS0/I/OマルチプレクスI/O・ペリフェラル端子 CTS0/ (UART)
17DTR0/GPIO2I/OマルチプレクスI/O・ペリフェラル端子 DTR0/GPIO2 (UART)
18DSR0/GPIO3I/OマルチプレクスI/O・ペリフェラル端子 DSR0/GPIO3 (UART)
19DCD0/GPIO4I/OマルチプレクスI/O・ペリフェラル端子 DCD0/GPIO4 (General)
20RI0/GPIO5I/OマルチプレクスI/O・ペリフェラル端子 RI0/GPIO5 (General)
21TNOW0/GPIO6I/OマルチプレクスI/O・ペリフェラル端子 TNOW0/GPIO6 (General)
22GNDGNDグラウンド基準端子 (GND)
23GNDGNDグラウンド基準端子 (GND)
24VIO RESETIシステムイネーブル・ハードウェアリセット (VIO RESET)
25GPIO7/RX_S2I/OマルチプレクスI/O・ペリフェラル端子 GPIO7/RX_S2 (General)
26GPIO8/TX_S2I/OマルチプレクスI/O・ペリフェラル端子 GPIO8/TX_S2 (General)
27RX_S/SCSI/OマルチプレクスI/O・ペリフェラル端子 RX_S/SCS (General)
28TX_S/SCKI/OマルチプレクスI/O・ペリフェラル端子 TX_S/SCK (SPI)
29GPIO9/MISOI/OマルチプレクスI/O・ペリフェラル端子 GPIO9/MISO (SPI)
30GPIO10/MOSII/OマルチプレクスI/O・ペリフェラル端子 GPIO10/MOSI (SPI)
31PWR_DETI/OマルチプレクスI/O・ペリフェラル端子 PWR_DET (General)
32ACTI/OマルチプレクスI/O・ペリフェラル端子 ACT (General)
33SUSPI/OマルチプレクスI/O・ペリフェラル端子 SUSP (General)
34RESETIシステムイネーブル・ハードウェアリセット (RESET)
35GNDGNDグラウンド基準端子 (GND)
36GNDGNDグラウンド基準端子 (GND)
37NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
38VDDKPower電源供給入力 (VDDK — 1.2V to 3.3V)
39NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
40VDD5Power電源供給入力 (VDD5 — 1.2V to 3.3V)
41GNDGNDグラウンド基準端子 (GND)
42NCI/OマルチプレクスI/O・ペリフェラル端子 NC (General)
43CFG0/GPIO11/RDNEI/OマルチプレクスI/O・ペリフェラル端子 CFG0/GPIO11/RDNE (General)
44CFG1/GPIO12/WRNFI/OマルチプレクスI/O・ペリフェラル端子 CFG1/GPIO12/WRNF (General)
45CFG2/GPIO13/RWSI/OマルチプレクスI/O・ペリフェラル端子 CFG2/GPIO13/RWS (General)
46VIOI/OマルチプレクスI/O・ペリフェラル端子 VIO (General)
47GNDGNDグラウンド基準端子 (GND)
48VDDKPower電源供給入力 (VDDK — 1.2V to 3.3V)
PIN 1 XI
I/O
マルチプレクスI/O・ペリフェラル端子 XI (RTC/CLK)
設計上の注意点: Signal terminal XI (I/O, 1.2V to 3.3V domain). Multiplexed alternate functions: XI. Supported peripheral buses: RTC/CLK.
IPC-7351B はんだ付け密度 & スパン C/G/Z 設定

データシートPDF直接表示 & 技術図面ギャラリー (6 標準図面 + 5 抽出図面)

原本PDFを直接閲覧、または図面をクリックして全画面拡大
PDFを別ウィンドウで開く ↗PDFデータシート閲覧 (.pdf)
PDF VIEWERメーカー公式データシート: CH9111L (WCH · LQFP-48(7x7))
下の埋め込み PDF ビューア内でスクロールやキーワード検索 (Ctrl+F) が可能です
1. 実装3D外観モデルREPRESENTATIVE
CH9111L (LQFP-48(7x7)) - 1. 実装3D外観モデル
高精度3Dソリッドモデル拡大 ›
2. 標準ピン配置図 (上面)CLEANROOM PINOUT
CH9111L (LQFP-48(7x7)) - 2. 標準ピン配置図 (上面)
パッケージ正規ピン配置 (48ピン)拡大 ›
3. 原本データシートピン図PDF PINOUT
CH9111L (LQFP-48(7x7)) - 3. 原本データシートピン図
無トリミングピン配置図拡大 ›
4. パッケージ外形寸法図 (D×E×A)PACKAGE DIMENSIONS
CH9111L (LQFP-48(7x7)) - 4. パッケージ外形寸法図 (D×E×A)
LQFP-48(7x7) · 7.00×7.00mm · ピッチ 0.50mm拡大 ›
5. 推奨PCBフットプリントLAND PATTERN
CH9111L (LQFP-48(7x7)) - 5. 推奨PCBフットプリント
IPC-7351B パッド (48 Pads)拡大 ›
6. アプリケーション参考回路SCHEMATIC
CH9111L (LQFP-48(7x7)) - 6. アプリケーション参考回路
Typical Application Schematic拡大 ›
PDF データシート原本ピン配置・技術図面ライブラリ (5 点 · 1/1 ページ)
CH9111 シリーズの切り抜きなし原本図面 5 点中 1–5 点目を表示
P9 · p09_fig01パッケージ完全一致
CH9111L (LQFP-48(7x7)) — 7.1 LQFP48 封装
7.1 LQFP48 封装
P1 · p01_fig011512×528px
CH9111L (LQFP-48(7x7)) — 图1-1 系统框图
图1-1 系统框图
P2 · p02_fig011721×1187px
CH9111L (LQFP-48(7x7)) — CH9111 手册 https://wch.cn
CH9111 手册 https://wch.cn
P10 · p10_fig011844×1487px
CH9111L (LQFP-48(7x7)) — 图8-1 高速USB 转UART 串口+SPI 接口参考电路图 +3V3 VBUS Vin 2 C1 1uF LED1
图8-1 高速USB 转UART 串口+SPI 接口参考电路图 +3V3 VBUS Vin 2 C1 1uF LED1
P10 · p10_fig01P10
CH9111L (LQFP-48(7x7)) — Datasheet Page 10 (p10_fig01)
Datasheet Page 10 (p10_fig01)

電気仕様 & 部品詳細スペック (CH9111L)

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース (JA)
標準電子部品・コネクタ
詳細概要:CH9111L (LQFP-48(7x7)) は 48 ピンの標準電子部品・コネクタで、パッケージ外形は 7.00 × 7.00 × 1.60 mm（ピンピッチ e = 0.50 mm）です。動作電源電圧 1.2V to 3.3V、動作温度範囲 -40°C ~ +85°C (Industrial Grade)、USB, UART, SPI, RTC/CLK インターフェースを内蔵しています。
動作電源電圧範囲V_CC / V_DD
1.2V to 3.3V
電源ピンから 2mm 以内に 100nF + 10µF X7R パスコンを配置
動作周囲温度範囲T_A
-40°C ~ +85°C (Industrial Grade)
工業用温度グレード；最大接合部温度 T_J(max) = +125°C
動作クロック・無線周波数f_CLK / f_RF
40 MHz
PDF データシート電気的特性より抽出
出力電流・消費電流定格I_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
ピンあたりの絶対最大定格電流を厳守
パッケージ外形寸法 (D × E × A)D × E × A
7.00 × 7.00 × 1.60 mm (A1=0.10 mm)
パッケージ系列: LQFP (LQFP-48(7x7))
ピン数・リードピッチN / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
IPC-7351B 中心間スパン C 準拠
内蔵ペリフェラルバスBuses
USB, UART, SPI, RTC/CLK
回路図シンボル・2D フットプリント・3D モデル完全同期
リフロー実装・吸湿感度IPC / MSL
IPC-7351B Level B | J-STD-020 (ピーク 260°C) | MSL-3
サーマルパッドは 60% 分割ステンシル開口を推奨
エンジニアリング警告: 実装前にシルクスクリーンの 1 番ピン面取りマークを確認してください。
エンジニアリング警告: 放熱パッドは Ø0.3mm サーマルビアを介して GND プレーンへ確実に接続してください。

5点工業規格検証

ファイル出力前の自動幾何・電気チェック
5/5 合格
IEEE-315 シンボル48 ピン自動バス分類
OK
IPC-7351B フットプリント48 パッド · ピッチ 0.50mm
OK
IPC-7525 60% はんだペースト開口リフロー標準 1:1
OK
DFM製造基準 (JLCPCB / PCBWay)最小パッド間隙: 0.25mm
OK
3D STEP AP214 & GLB座標原点完全一致 (0,0,0)
OK

実機検証 & コミュニティ技術レビュー

データシートから自動抽出された機能概要、外形寸法、電源電圧範囲、周辺機能インターフェース
5.00 PCB Verified

機械寸法 & ランドパターン (LQFP-48(7x7))

データシートから抽出・IPC-7351B 準拠標準化
mm
パッケージ外形 (D × E)Nominal
7.00 × 7.00 mm
全高 (A) & ピッチ (e)IPC-7351B
A=1.60mm · e=0.50mm
パッド寸法 (W × L)Level B
0.30 × 1.25 mm
ピン数 / 総パッド数Topology
48P / 48Pad (QUAD_ROW)

推奨周辺部品 (BOM) & ピン互換代替品 (Drop-in)

標準アプリケーション回路の受動部品および 1:1 ピン互換代替型番
DFM READY
部品記号 / 代替型番定数 / パッケージ役割 & PCB レイアウトルール
N/A
BOM
応用回路に準拠
LQFP-48(7x7)
定格負荷電流に応じた配線幅を確保し、IPC-2221 の絶縁沿面距離規格に準拠してください。

技術的なよくある質問 (FAQ) — CH9111L (LQFP-48(7x7))

ピン配置、IPC-7351B ランドパターン寸法、CAD 出力フォーマットに関する回答
IPC-7351B / IEEE-315

CH9111L (LQFP-48(7x7)) のピン配置 (Pinout) および電源電圧仕様は？

WCH 製 CH9111L (LQFP-48(7x7) パッケージ) は全 48 ピン構成で、ピンピッチは 0.50 mm、動作電源電圧範囲 VCC は 1.2V to 3.3V です。主なピン：1 (XI: マルチプレクスI/O・ペリフェラル端子 XI (RTC/CLK)), 2 (XO: マルチプレクスI/O・ペリフェラル端子 XO (RTC/CLK)), 3 (VDD33: 電源供給入力 (VDD33 — 1.2V to 3.3V)), 4 (GND: グラウンド基準端子 (GND)), 5 (NC: マルチプレクスI/O・ペリフェラル端子 NC (General)), 6 (UD -: マルチプレクスI/O・ペリフェラル端子 UD - (USB))。

CH9111L の IPC-7351B 準拠 PCB フットプリント寸法は？

データシート外形図および IPC-7351B Level B (標準密度) に基づき、CH9111L (LQFP-48(7x7)) の本体外形は 7.00 × 7.00 mm、ピッチ e = 0.50 mm、合計 48 パッドで構成されています。

CH9111L の KiCad (.kicad_mod, .kicad_sym)、Fusion 360 (.lbr)、3D STEP モデルはどこでダウンロードできますか？

このページから CERN-OHL-P-2.0 ライセンスの下で検証済みの CH9111L (WCH, LQFP-48(7x7)) CAD ライブラリパッケージ（KiCad 8、Autodesk Fusion 360 / Eagle .lbr、3D STEP AP214 & WebGL GLB）を無料で直接ダウンロードできます。

静的リファレンス付録：ピン配置表 (48 ピン) & CH9111 シリーズバリエーション静的テーブルを開く
ピン番号 (Pin #)信号名 (Signal Name)電気種別 (Type)機能説明 & 回路設計上の注意
1XIDigital_IO信号端子 XI（方向: I/O、電圧域: 1.2V to 3.3V）。多重化オルタネート機能: XI。対応バス/インターフェース: RTC/CLK。
2XODigital_IO信号端子 XO（方向: I/O、電圧域: 1.2V to 3.3V）。多重化オルタネート機能: XO。対応バス/インターフェース: RTC/CLK。
3VDD33Power_In1.2V to 3.3V 電源ドメインで動作する正電源入力端子 (VDD33、最大定格: 3.3V) です。
4GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
5NCNC信号端子 NC（方向: I/O、電圧域: 1.2V to 3.3V）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
6UD -Digital_IO信号端子 UD -（方向: I/O、電圧域: 1.2V to 3.3V）。多重化オルタネート機能: UD -。対応バス/インターフェース: USB。
7UD+Digital_IO信号端子 UD+（方向: I/O、電圧域: 1.2V to 3.3V）。多重化オルタネート機能: UD+。対応バス/インターフェース: USB。
8NCNC信号端子 NC（方向: I/O、電圧域: 1.2V to 3.3V）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
9GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
10GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
11GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
12NCNC信号端子 NC（方向: I/O、電圧域: 1.2V to 3.3V）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
13TXD0Digital_IO信号端子 TXD0（方向: I/O、電圧域: 1.2V to 3.3V）。多重化オルタネート機能: TXD0。対応バス/インターフェース: UART。
14RXD0Digital_IO制御可能なプルアップ/プルダウン抵抗を内蔵した非同期UARTシリアルデータ入力 (RXD)。
15RTS0/ GPIO0Digital_IO信号端子 RTS0/ GPIO0（方向: I/O、電圧域: 1.2V to 3.3V）。多重化オルタネート機能: RTS0/ GPIO0。対応バス/インターフェース: UART。
16CTS0/Digital_IO信号端子 CTS0/（方向: I/O、電圧域: 1.2V to 3.3V）。多重化オルタネート機能: CTS0/。対応バス/インターフェース: UART。
17DTR0/GPIO2Digital_IO信号端子 DTR0/GPIO2（方向: I/O、電圧域: 1.2V to 3.3V）。多重化オルタネート機能: DTR0/GPIO2。対応バス/インターフェース: UART。
18DSR0/GPIO3Digital_IO信号端子 DSR0/GPIO3（方向: I/O、電圧域: 1.2V to 3.3V）。多重化オルタネート機能: DSR0/GPIO3。対応バス/インターフェース: UART。
19DCD0/GPIO4Digital_IO信号端子 DCD0/GPIO4（方向: I/O、電圧域: 1.2V to 3.3V）。多重化オルタネート機能: DCD0/GPIO4。対応バス/インターフェース: General。
20RI0/GPIO5Digital_IO信号端子 RI0/GPIO5（方向: I/O、電圧域: 1.2V to 3.3V）。多重化オルタネート機能: RI0/GPIO5。対応バス/インターフェース: General。
21TNOW0/GPIO6Digital_IO信号端子 TNOW0/GPIO6（方向: I/O、電圧域: 1.2V to 3.3V）。多重化オルタネート機能: TNOW0/GPIO6。対応バス/インターフェース: General。
22GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
23GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
24VIO RESETDigital_IOローアクティブ・ハードウェアリセット端子 (VIO RESET)：Lowに引くことでコアと全ペリフェラルを初期化します。
25GPIO7/RX_S2Digital_IO信号端子 GPIO7/RX_S2（方向: I/O、電圧域: 1.2V to 3.3V）。多重化オルタネート機能: GPIO7/RX_S2。対応バス/インターフェース: General。
26GPIO8/TX_S2Digital_IO信号端子 GPIO8/TX_S2（方向: I/O、電圧域: 1.2V to 3.3V）。多重化オルタネート機能: GPIO8/TX_S2。対応バス/インターフェース: General。
27RX_S/SCSDigital_IO信号端子 RX_S/SCS（方向: I/O、電圧域: 1.2V to 3.3V）。多重化オルタネート機能: RX_S/SCS。対応バス/インターフェース: General。
28TX_S/SCKDigital_IO信号端子 TX_S/SCK（方向: I/O、電圧域: 1.2V to 3.3V）。多重化オルタネート機能: TX_S/SCK。対応バス/インターフェース: SPI。
29GPIO9/MISODigital_IO信号端子 GPIO9/MISO（方向: I/O、電圧域: 1.2V to 3.3V）。多重化オルタネート機能: GPIO9/MISO。対応バス/インターフェース: SPI。
30GPIO10/MOSIDigital_IO信号端子 GPIO10/MOSI（方向: I/O、電圧域: 1.2V to 3.3V）。多重化オルタネート機能: GPIO10/MOSI。対応バス/インターフェース: SPI。
31PWR_DETDigital_IO信号端子 PWR_DET（方向: I/O、電圧域: 1.2V to 3.3V）。多重化オルタネート機能: PWR_DET。対応バス/インターフェース: General。
32ACTDigital_IO信号端子 ACT（方向: I/O、電圧域: 1.2V to 3.3V）。多重化オルタネート機能: ACT。対応バス/インターフェース: General。
33SUSPDigital_IO信号端子 SUSP（方向: I/O、電圧域: 1.2V to 3.3V）。多重化オルタネート機能: SUSP。対応バス/インターフェース: General。
34RESETDigital_IOローアクティブ・ハードウェアリセット端子 (RESET)：Lowに引くことでコアと全ペリフェラルを初期化します。
35GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
36GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
37NCNC信号端子 NC（方向: I/O、電圧域: 1.2V to 3.3V）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
38VDDKPower_In1.2V to 3.3V 電源ドメインで動作する正電源入力端子 (VDDK、最大定格: 3.3V) です。
39NCNC信号端子 NC（方向: I/O、電圧域: 1.2V to 3.3V）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
40VDD5Power_In1.2V to 3.3V 電源ドメインで動作する正電源入力端子 (VDD5、最大定格: 3.3V) です。
41GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
42NCNC信号端子 NC（方向: I/O、電圧域: 1.2V to 3.3V）。多重化オルタネート機能: NC。対応バス/インターフェース: General。
43CFG0/GPIO11/RDNEDigital_IO信号端子 CFG0/GPIO11/RDNE（方向: I/O、電圧域: 1.2V to 3.3V）。多重化オルタネート機能: CFG0/GPIO11/RDNE。対応バス/インターフェース: General。
44CFG1/GPIO12/WRNFDigital_IO信号端子 CFG1/GPIO12/WRNF（方向: I/O、電圧域: 1.2V to 3.3V）。多重化オルタネート機能: CFG1/GPIO12/WRNF。対応バス/インターフェース: General。
45CFG2/GPIO13/RWSDigital_IO信号端子 CFG2/GPIO13/RWS（方向: I/O、電圧域: 1.2V to 3.3V）。多重化オルタネート機能: CFG2/GPIO13/RWS。対応バス/インターフェース: General。
46VIODigital_IO信号端子 VIO（方向: I/O、電圧域: 1.2V to 3.3V）。多重化オルタネート機能: VIO。対応バス/インターフェース: General。
47GNDGND内部ロジック、I/Oドライバ、アナログ回路の共通帰路となる0Vグラウンド端子 (GND) です。
48VDDKPower_In1.2V to 3.3V 電源ドメインで動作する正電源入力端子 (VDDK、最大定格: 3.3V) です。
探索部品パッケージメーカーアップロード