ChipDocs.org
⌘K
2284 BAUTEILEPDF hochladen
CH9111L (LQFP-48(7x7)) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH9111L

WCHID: C46061834LQFP-48(7x7) · 48 Pins · Pitch 0.50mmIPC-7351B Verified5.0 (0)
SYNCHRONISIERTER 4D-CROSS-PROBE-MODUSKlicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
1. SCHALTPLANSYMBOL
U1 · CH9111L (LQFP-48(7x7))1XI2XO3VDD334GND5NC6UD -7UD+8NC9GND10GND11GND12NC13TXD014RXD015RTS0/ GPIO016CTS0/17DTR0/GPIO218DSR0/GPIO319DCD0/GPIO420RI0/GPIO521TNOW0/GPIO622GND23GND24VIO RESET48VDDK47GND46VIO45CFG2/GPIO13/44CFG1/GPIO12/43CFG0/GPIO11/42NC41GND40VDD539NC38VDDK37NC36GND35GND34RESET33SUSP32ACT31PWR_DET30GPIO10/MOSI29GPIO9/MISO28TX_S/SCK27RX_S/SCS26GPIO8/TX_S225GPIO7/RX_S2Grid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.235.630.525.420.315.210.25.10-5.1-10.2-15.2-20.3-25.4-30.5-35.6mm
2. 2D-FOOTPRINT
123456789101112131415161718192021222324252627282930313233343536373839404142434445464748E=7.00mm · Pitch e=0.50mmD=7.00mm-7-5-3-113577531-1-3-5-7mm
3. 3D-MODELL
Gehäusekörper: 7.00mm × 7.00mm · Raster: 0.50mm · Linealschritt: 1.00mmSynchronisiert <100ms

Synchronisierte Pinbelegung (Symbol / 2D / 3D) (48/48)

Klicken oder berühren Sie einen Pin, um ihn zeitgleich in Symbol, Footprint und 3D hervorzuheben
PinSymbolTypFunktionsbeschreibung (DE)
1XII/OMultiplex-I/O- & Peripherie-Pin XI (RTC/CLK)
2XOI/OMultiplex-I/O- & Peripherie-Pin XO (RTC/CLK)
3VDD33PowerVersorgungsspannungseingang (VDD33 — 1.2V to 3.3V)
4GNDGNDMasseanschluss (GND)
5NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
6UD -I/OMultiplex-I/O- & Peripherie-Pin UD - (USB)
7UD+I/OMultiplex-I/O- & Peripherie-Pin UD+ (USB)
8NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
9GNDGNDMasseanschluss (GND)
10GNDGNDMasseanschluss (GND)
11GNDGNDMasseanschluss (GND)
12NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
13TXD0I/OMultiplex-I/O- & Peripherie-Pin TXD0 (UART)
14RXD0I/ORXD0 (UART)
15RTS0/ GPIO0I/OMultiplex-I/O- & Peripherie-Pin RTS0/ GPIO0 (UART)
16CTS0/I/OMultiplex-I/O- & Peripherie-Pin CTS0/ (UART)
17DTR0/GPIO2I/OMultiplex-I/O- & Peripherie-Pin DTR0/GPIO2 (UART)
18DSR0/GPIO3I/OMultiplex-I/O- & Peripherie-Pin DSR0/GPIO3 (UART)
19DCD0/GPIO4I/OMultiplex-I/O- & Peripherie-Pin DCD0/GPIO4 (General)
20RI0/GPIO5I/OMultiplex-I/O- & Peripherie-Pin RI0/GPIO5 (General)
21TNOW0/GPIO6I/OMultiplex-I/O- & Peripherie-Pin TNOW0/GPIO6 (General)
22GNDGNDMasseanschluss (GND)
23GNDGNDMasseanschluss (GND)
24VIO RESETISystemfreigabe & Hardware-Reset (VIO RESET)
25GPIO7/RX_S2I/OMultiplex-I/O- & Peripherie-Pin GPIO7/RX_S2 (General)
26GPIO8/TX_S2I/OMultiplex-I/O- & Peripherie-Pin GPIO8/TX_S2 (General)
27RX_S/SCSI/OMultiplex-I/O- & Peripherie-Pin RX_S/SCS (General)
28TX_S/SCKI/OMultiplex-I/O- & Peripherie-Pin TX_S/SCK (SPI)
29GPIO9/MISOI/OMultiplex-I/O- & Peripherie-Pin GPIO9/MISO (SPI)
30GPIO10/MOSII/OMultiplex-I/O- & Peripherie-Pin GPIO10/MOSI (SPI)
31PWR_DETI/OMultiplex-I/O- & Peripherie-Pin PWR_DET (General)
32ACTI/OMultiplex-I/O- & Peripherie-Pin ACT (General)
33SUSPI/OMultiplex-I/O- & Peripherie-Pin SUSP (General)
34RESETISystemfreigabe & Hardware-Reset (RESET)
35GNDGNDMasseanschluss (GND)
36GNDGNDMasseanschluss (GND)
37NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
38VDDKPowerVersorgungsspannungseingang (VDDK — 1.2V to 3.3V)
39NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
40VDD5PowerVersorgungsspannungseingang (VDD5 — 1.2V to 3.3V)
41GNDGNDMasseanschluss (GND)
42NCI/OMultiplex-I/O- & Peripherie-Pin NC (General)
43CFG0/GPIO11/RDNEI/OMultiplex-I/O- & Peripherie-Pin CFG0/GPIO11/RDNE (General)
44CFG1/GPIO12/WRNFI/OMultiplex-I/O- & Peripherie-Pin CFG1/GPIO12/WRNF (General)
45CFG2/GPIO13/RWSI/OMultiplex-I/O- & Peripherie-Pin CFG2/GPIO13/RWS (General)
46VIOI/OMultiplex-I/O- & Peripherie-Pin VIO (General)
47GNDGNDMasseanschluss (GND)
48VDDKPowerVersorgungsspannungseingang (VDDK — 1.2V to 3.3V)
PIN 1 XI
I/O
Multiplex-I/O- & Peripherie-Pin XI (RTC/CLK)
Designhinweis: Signal terminal XI (I/O, 1.2V to 3.3V domain). Multiplexed alternate functions: XI. Supported peripheral buses: RTC/CLK.
IPC-7351B Lötdichte & Spannweite C/G/Z Konfigurator

Live-PDF-Datenblatt-Viewer & Technische Zeichnungen (6 Standardzeichnungen + 5 Extrahierte Abbildungen)

Original-Datenblatt direkt im Browser lesen oder Zeichnungen im Vollbildmodus vergrößern
PDF in neuem Fenster öffnen ↗PDF-Datenblatt lesen (.pdf)
PDF VIEWEROffizielles Datenblatt: CH9111L (WCH · LQFP-48(7x7))
Im eingebetteten PDF-Viewer unten scrollen, suchen (Strg+F) oder vergrößern
1. Reales 3D-GehäusemodellREPRESENTATIVE
CH9111L (LQFP-48(7x7)) - 1. Reales 3D-Gehäusemodell
Detaillierter 3D-VolumenkörperVergrößern ›
2. Standard-Pinbelegung (Draufsicht)CLEANROOM PINOUT
CH9111L (LQFP-48(7x7)) - 2. Standard-Pinbelegung (Draufsicht)
Konforme Pinanordnung (48 Pins)Vergrößern ›
3. Original-Datenblatt-PinoutPDF PINOUT
CH9111L (LQFP-48(7x7)) - 3. Original-Datenblatt-Pinout
Unbeschnittenes DatenblattdiagrammVergrößern ›
4. Gehäuseabmessungen (D×E×A)PACKAGE DIMENSIONS
CH9111L (LQFP-48(7x7)) - 4. Gehäuseabmessungen (D×E×A)
LQFP-48(7x7) · 7.00×7.00mm · Raster 0.50mmVergrößern ›
5. Empfohlener PCB-FootprintLAND PATTERN
CH9111L (LQFP-48(7x7)) - 5. Empfohlener PCB-Footprint
IPC-7351B Land Pattern (48 Pads)Vergrößern ›
6. Typische ApplikationsschaltungSCHEMATIC
CH9111L (LQFP-48(7x7)) - 6. Typische Applikationsschaltung
Typical Application SchematicVergrößern ›
Originale Datenblatt-Pinouts & Technische Zeichnungen (5 Abb. · Seite 1/1)
Zeige 1–5 von 5 unbeschnittenen Originalzeichnungen für CH9111
P9 · p09_fig01EXAKTES GEHÄUSE
CH9111L (LQFP-48(7x7)) — 7.1 LQFP48 封装
7.1 LQFP48 封装
P1 · p01_fig011512×528px
CH9111L (LQFP-48(7x7)) — 图1-1 系统框图
图1-1 系统框图
P2 · p02_fig011721×1187px
CH9111L (LQFP-48(7x7)) — CH9111 手册 https://wch.cn
CH9111 手册 https://wch.cn
P10 · p10_fig011844×1487px
CH9111L (LQFP-48(7x7)) — 图8-1 高速USB 转UART 串口+SPI 接口参考电路图 +3V3 VBUS Vin 2 C1 1uF LED1
图8-1 高速USB 转UART 串口+SPI 接口参考电路图 +3V3 VBUS Vin 2 C1 1uF LED1
P10 · p10_fig01P10
CH9111L (LQFP-48(7x7)) — Datasheet Page 10 (p10_fig01)
Datasheet Page 10 (p10_fig01)

Elektrische Spezifikationen & Bauteildetails (CH9111L)

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen (DE)
Standard-Elektronik- & Steckverbinderbauteil
Detaillierte Übersicht:CH9111L (LQFP-48(7x7)) ist ein 48-poliges Standard-Elektronik- & Steckverbinderbauteil mit den Gehäuseabmessungen 7.00 × 7.00 × 1.60 mm (Pin-Raster e = 0.50 mm). Ausgelegt für 1.2V to 3.3V Versorgungsspannung, -40°C ~ +85°C (Industrial Grade) Temperaturbereich und USB, UART, SPI, RTC/CLK Schnittstellen.
BetriebsversorgungsspannungV_CC / V_DD
1.2V to 3.3V
100nF + 10µF X7R Stützkondensatoren < 2mm am Versorgungspin platzieren
UmgebungstemperaturbereichT_A
-40°C ~ +85°C (Industrial Grade)
Industrieller Temperaturbereich; T_J(max) = +125°C
Takt- & Funkfrequenzf_CLK / f_RF
40 MHz
Aus offiziellen PDF-Datenblatttabellen extrahiert
Strom- & LeistungsdatenI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Maximal zulässigen Pin-Strom beachten
Gehäuseabmessungen (D × E × A)D × E × A
7.00 × 7.00 × 1.60 mm (A1=0.10 mm)
Gehäusefamilie: LQFP (LQFP-48(7x7))
Pinanzahl & RastermaßN / e
48 Pins | Pitch e = 0.50 mm (19.7 mil)
Nach IPC-7351B Mittenabstand C normalisiert
Integrierte BusschnittstellenBuses
USB, UART, SPI, RTC/CLK
4-Wege-Synchronisation (Symbol ↔ Pinout ↔ 2D ↔ 3D)
Lötprofil & FeuchteempfindlichkeitIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% Pastenmasken-Segmentierung auf dem Thermal-Pad
Technischer Sicherheitshinweis: Vor der SMT-Bestückung die Pin-1-Markierung auf dem Bestückungsdruck prüfen.
Technischer Sicherheitshinweis: Thermal-Pad über Ø0.3mm Thermodurchkontaktierungen niederimpedant an die GND-Lage anbinden.

5-Punkte-Industriestandardprüfung

Automatische Geometrie- und Regelprüfung vor dem Dateiexport
5/5 BESTANDEN
IEEE-315 Symbol48 Pins automatisch nach Bussen gruppiert
OK
IPC-7351B Footprint48 Pads · Raster 0.50mm
OK
IPC-7525 60% LotpastenfensterReflow 1:1 Standard
OK
DFM-Fertigungsregeln (JLCPCB / PCBWay)Min. Pad-Abstand: 0.25mm
OK
3D STEP AP214 & GLBKoordinatenursprung deckungsgleich (0,0,0)
OK

Praxisverifikation & Ingenieurbewertungen

Automatisch aus dem Datenblatt extrahierte Funktionsbeschreibung, Abmessungen, Betriebsspannungsbereich und Schnittstellen
5.00 PCB Verified

Mechanische Abmessungen & Land Pattern (LQFP-48(7x7))

Aus dem Datenblatt extrahiert & nach IPC-7351B normiert
mm
Gehäusekörper (D × E)Nominal
7.00 × 7.00 mm
Höhe (A) & Raster (e)IPC-7351B
A=1.60mm · e=0.50mm
Pad-Abmessungen (W × L)Level B
0.30 × 1.25 mm
Pins / Gesamt-PadsTopology
48P / 48Pad (QUAD_ROW)

Empfohlene Peripherie-BOM & Pin-kompatible Ersatztypen (Drop-in)

Passive Begleitbauteile gemäß Referenzschaltung sowie 1:1 pin-kompatible Alternativen
DFM READY
Bauteilbezeichner / Ersatz-MPNWert / GehäuseFunktion & PCB-Layout-Regel
N/A
BOM
Gemäß Applikationsschaltung
LQFP-48(7x7)
Leiterbahnbreiten für Nennstrom dimensionieren und IPC-2221 Isolationsabstände einhalten.

Häufig gestellte technische Fragen (FAQ) — CH9111L (LQFP-48(7x7))

Schnellantworten zu Pinbelegung, IPC-7351B Land-Pattern-Abmessungen und CAD-Exportformaten
IPC-7351B / IEEE-315

Wie lautet die Pinbelegung (Pinout) und Versorgungsspannung des CH9111L (LQFP-48(7x7))?

Das Bauteil CH9111L von WCH im LQFP-48(7x7)-Gehäuse besitzt 48 Pins mit einem Rastermaß (Pitch) von 0.50 mm und einem Betriebsspannungsbereich VCC von 1.2V to 3.3V. Wichtige Pins: 1 (XI: Multiplex-I/O- & Peripherie-Pin XI (RTC/CLK)), 2 (XO: Multiplex-I/O- & Peripherie-Pin XO (RTC/CLK)), 3 (VDD33: Versorgungsspannungseingang (VDD33 — 1.2V to 3.3V)), 4 (GND: Masseanschluss (GND)), 5 (NC: Multiplex-I/O- & Peripherie-Pin NC (General)), 6 (UD -: Multiplex-I/O- & Peripherie-Pin UD - (USB)).

Welche IPC-7351B Land-Pattern-Abmessungen hat der CH9111L?

Gemäß Datenblatt und IPC-7351B (Density Level B Nominal) betragen die Gehäusemaße des CH9111L (LQFP-48(7x7)) 7.00 × 7.00 mm bei einem Pitch e = 0.50 mm und 48 Kupfer-Pads.

Wo können KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) und 3D-STEP-Modelle für CH9111L heruntergeladen werden?

Auf dieser Seite können Sie das vollständig verifizierte CAD-Bibliothekspaket für CH9111L (WCH, LQFP-48(7x7)) unter der Open-Hardware-Lizenz CERN-OHL-P-2.0 kostenlos herunterladen: KiCad 8 Footprint (.kicad_mod), Schaltplansymbol (.kicad_sym), Fusion 360 / Eagle (.lbr) und 3D STEP AP214 / WebGL GLB.

Statischer Referenzanhang: Pinbelegungstabelle (48 Pins) & CH9111 VariantenStatische Tabelle aufklappen
Pin-Nr.SignalnameElektrischer TypFunktionsbeschreibung & Schaltungshinweise
1XIDigital_IOSignalanschluss XI (Richtung: I/O, Spannungsbereich: 1.2V to 3.3V). Alternative Multiplex-Funktionen: XI. Unterstützte Bus-Schnittstellen: RTC/CLK.
2XODigital_IOSignalanschluss XO (Richtung: I/O, Spannungsbereich: 1.2V to 3.3V). Alternative Multiplex-Funktionen: XO. Unterstützte Bus-Schnittstellen: RTC/CLK.
3VDD33Power_InPositiver Versorgungseingang (VDD33) im Spannungsbereich 1.2V to 3.3V (Max. 3.3V).
4GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
5NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 1.2V to 3.3V). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
6UD -Digital_IOSignalanschluss UD - (Richtung: I/O, Spannungsbereich: 1.2V to 3.3V). Alternative Multiplex-Funktionen: UD -. Unterstützte Bus-Schnittstellen: USB.
7UD+Digital_IOSignalanschluss UD+ (Richtung: I/O, Spannungsbereich: 1.2V to 3.3V). Alternative Multiplex-Funktionen: UD+. Unterstützte Bus-Schnittstellen: USB.
8NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 1.2V to 3.3V). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
9GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
10GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
11GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
12NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 1.2V to 3.3V). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
13TXD0Digital_IOSignalanschluss TXD0 (Richtung: I/O, Spannungsbereich: 1.2V to 3.3V). Alternative Multiplex-Funktionen: TXD0. Unterstützte Bus-Schnittstellen: UART.
14RXD0Digital_IOAsynchroner UART-Seriendateneingang (RXD) mit integrierten steuerbaren Pull-Up/Pull-Down-Widerständen.
15RTS0/ GPIO0Digital_IOSignalanschluss RTS0/ GPIO0 (Richtung: I/O, Spannungsbereich: 1.2V to 3.3V). Alternative Multiplex-Funktionen: RTS0/ GPIO0. Unterstützte Bus-Schnittstellen: UART.
16CTS0/Digital_IOSignalanschluss CTS0/ (Richtung: I/O, Spannungsbereich: 1.2V to 3.3V). Alternative Multiplex-Funktionen: CTS0/. Unterstützte Bus-Schnittstellen: UART.
17DTR0/GPIO2Digital_IOSignalanschluss DTR0/GPIO2 (Richtung: I/O, Spannungsbereich: 1.2V to 3.3V). Alternative Multiplex-Funktionen: DTR0/GPIO2. Unterstützte Bus-Schnittstellen: UART.
18DSR0/GPIO3Digital_IOSignalanschluss DSR0/GPIO3 (Richtung: I/O, Spannungsbereich: 1.2V to 3.3V). Alternative Multiplex-Funktionen: DSR0/GPIO3. Unterstützte Bus-Schnittstellen: UART.
19DCD0/GPIO4Digital_IOSignalanschluss DCD0/GPIO4 (Richtung: I/O, Spannungsbereich: 1.2V to 3.3V). Alternative Multiplex-Funktionen: DCD0/GPIO4. Unterstützte Bus-Schnittstellen: General.
20RI0/GPIO5Digital_IOSignalanschluss RI0/GPIO5 (Richtung: I/O, Spannungsbereich: 1.2V to 3.3V). Alternative Multiplex-Funktionen: RI0/GPIO5. Unterstützte Bus-Schnittstellen: General.
21TNOW0/GPIO6Digital_IOSignalanschluss TNOW0/GPIO6 (Richtung: I/O, Spannungsbereich: 1.2V to 3.3V). Alternative Multiplex-Funktionen: TNOW0/GPIO6. Unterstützte Bus-Schnittstellen: General.
22GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
23GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
24VIO RESETDigital_IOAktiv-niedriger Hardware-Reset-Anschluss (VIO RESET): Low-Pegel setzt Prozessorkern und Peripherie zurück.
25GPIO7/RX_S2Digital_IOSignalanschluss GPIO7/RX_S2 (Richtung: I/O, Spannungsbereich: 1.2V to 3.3V). Alternative Multiplex-Funktionen: GPIO7/RX_S2. Unterstützte Bus-Schnittstellen: General.
26GPIO8/TX_S2Digital_IOSignalanschluss GPIO8/TX_S2 (Richtung: I/O, Spannungsbereich: 1.2V to 3.3V). Alternative Multiplex-Funktionen: GPIO8/TX_S2. Unterstützte Bus-Schnittstellen: General.
27RX_S/SCSDigital_IOSignalanschluss RX_S/SCS (Richtung: I/O, Spannungsbereich: 1.2V to 3.3V). Alternative Multiplex-Funktionen: RX_S/SCS. Unterstützte Bus-Schnittstellen: General.
28TX_S/SCKDigital_IOSignalanschluss TX_S/SCK (Richtung: I/O, Spannungsbereich: 1.2V to 3.3V). Alternative Multiplex-Funktionen: TX_S/SCK. Unterstützte Bus-Schnittstellen: SPI.
29GPIO9/MISODigital_IOSignalanschluss GPIO9/MISO (Richtung: I/O, Spannungsbereich: 1.2V to 3.3V). Alternative Multiplex-Funktionen: GPIO9/MISO. Unterstützte Bus-Schnittstellen: SPI.
30GPIO10/MOSIDigital_IOSignalanschluss GPIO10/MOSI (Richtung: I/O, Spannungsbereich: 1.2V to 3.3V). Alternative Multiplex-Funktionen: GPIO10/MOSI. Unterstützte Bus-Schnittstellen: SPI.
31PWR_DETDigital_IOSignalanschluss PWR_DET (Richtung: I/O, Spannungsbereich: 1.2V to 3.3V). Alternative Multiplex-Funktionen: PWR_DET. Unterstützte Bus-Schnittstellen: General.
32ACTDigital_IOSignalanschluss ACT (Richtung: I/O, Spannungsbereich: 1.2V to 3.3V). Alternative Multiplex-Funktionen: ACT. Unterstützte Bus-Schnittstellen: General.
33SUSPDigital_IOSignalanschluss SUSP (Richtung: I/O, Spannungsbereich: 1.2V to 3.3V). Alternative Multiplex-Funktionen: SUSP. Unterstützte Bus-Schnittstellen: General.
34RESETDigital_IOAktiv-niedriger Hardware-Reset-Anschluss (RESET): Low-Pegel setzt Prozessorkern und Peripherie zurück.
35GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
36GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
37NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 1.2V to 3.3V). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
38VDDKPower_InPositiver Versorgungseingang (VDDK) im Spannungsbereich 1.2V to 3.3V (Max. 3.3V).
39NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 1.2V to 3.3V). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
40VDD5Power_InPositiver Versorgungseingang (VDD5) im Spannungsbereich 1.2V to 3.3V (Max. 3.3V).
41GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
42NCNCSignalanschluss NC (Richtung: I/O, Spannungsbereich: 1.2V to 3.3V). Alternative Multiplex-Funktionen: NC. Unterstützte Bus-Schnittstellen: General.
43CFG0/GPIO11/RDNEDigital_IOSignalanschluss CFG0/GPIO11/RDNE (Richtung: I/O, Spannungsbereich: 1.2V to 3.3V). Alternative Multiplex-Funktionen: CFG0/GPIO11/RDNE. Unterstützte Bus-Schnittstellen: General.
44CFG1/GPIO12/WRNFDigital_IOSignalanschluss CFG1/GPIO12/WRNF (Richtung: I/O, Spannungsbereich: 1.2V to 3.3V). Alternative Multiplex-Funktionen: CFG1/GPIO12/WRNF. Unterstützte Bus-Schnittstellen: General.
45CFG2/GPIO13/RWSDigital_IOSignalanschluss CFG2/GPIO13/RWS (Richtung: I/O, Spannungsbereich: 1.2V to 3.3V). Alternative Multiplex-Funktionen: CFG2/GPIO13/RWS. Unterstützte Bus-Schnittstellen: General.
46VIODigital_IOSignalanschluss VIO (Richtung: I/O, Spannungsbereich: 1.2V to 3.3V). Alternative Multiplex-Funktionen: VIO. Unterstützte Bus-Schnittstellen: General.
47GNDGNDElektrischer 0V-Masserückführungsanschluss (GND) für Kernlogik, I/O-Treiber und Analogblöcke.
48VDDKPower_InPositiver Versorgungseingang (VDDK) im Spannungsbereich 1.2V to 3.3V (Max. 3.3V).
EntdeckenBauteileGehäuseHerstellerUpload