ChipDocs.org
⌘K
2284 LINH KIỆNNạp PDF
CH9121T (TSSOP-20) — Symbol, Footprint IPC-7351B & 3D STEP Model

CH9121T

WCHID: C45354919TSSOP-20 · 20 chân · Pitch 0.65mmIPC-7351B Verified5.0 (0)
CHẾ ĐỘ LIÊN KẾT ĐỒNG BỘ (CROSS-PROBE)Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D
1. SYMBOL
U1 · CH9121T (TSSOP-20)1TXP2TXN3VDDK4XI5XO O6LINK/RESET I7ACT8VCCIO9TXD210RXD220RXN19RXP18VCC3317GND16TNOW1/RTS15CTS14TXD113RXD112TNOW211CFGGrid Pitch = 2.54mm (IEEE-315)-15.2-10.2-5.105.110.215.217.812.77.62.5-2.5-7.6-12.7-17.8mm
2. FOOTPRINT 2D
1234567891011121314151617181920E=4.40mm · Pitch e=0.65mmD=6.50mm-5-4-3-2-1012345543210-1-2-3-4-5mm
3. MÔ HÌNH 3D
Kích thước vỏ: 4.40mm × 6.50mm · Pitch: 0.65mm · Bước lưới thước đo: 1.00mmĐồng bộ <100ms

Sơ đồ Chân Đồng bộ Symbol/2D/3D (20/20)

Chạm hoặc rê chuột vào từng chân để làm sáng đồng thời trên Symbol, Footprint và 3D
ChânKý hiệuLoạiChức năng (VI)
1TXPI/OChân Đa năng Vào/Ra & Ngoại vi TXP (General)
2TXNI/OChân Đa năng Vào/Ra & Ngoại vi TXN (General)
3VDDKPowerChân cấp nguồn dương (VDDK — 3.3V / 5.0V Standard Logic)
4XII/OChân Đa năng Vào/Ra & Ngoại vi XI (RTC/CLK)
5XO OI/OChân Đa năng Vào/Ra & Ngoại vi XO O (RTC/CLK)
6LINK/RESET I/O PU ,IChân Khởi động lại / Kích hoạt Hệ thống (LINK/RESET I/O PU ,)
7ACTI/OChân Đa năng Vào/Ra & Ngoại vi ACT (General)
8VCCIOPowerChân cấp nguồn dương (VCCIO — 3.3V / 5.0V Standard Logic)
9TXD2I/OChân Đa năng Vào/Ra & Ngoại vi TXD2 (UART)
10RXD2I/OChân Đa năng Vào/Ra & Ngoại vi RXD2 (UART)
11CFGI/OChân Đa năng Vào/Ra & Ngoại vi CFG (General)
12TNOW2I/OChân Đa năng Vào/Ra & Ngoại vi TNOW2 (General)
13RXD1I/OChân Đa năng Vào/Ra & Ngoại vi RXD1 (UART)
14TXD1I/OChân Đa năng Vào/Ra & Ngoại vi TXD1 (UART)
15CTSI/OChân Đa năng Vào/Ra & Ngoại vi CTS (UART)
16TNOW1/RTSI/OChân Đa năng Vào/Ra & Ngoại vi TNOW1/RTS (UART)
17GNDGNDChân Mass Tham chiếu (GND)
18VCC33PowerChân cấp nguồn dương (VCC33 — 3.3V / 5.0V Standard Logic)
19RXPI/OChân Đa năng Vào/Ra & Ngoại vi RXP (General)
20RXNI/OChân Đa năng Vào/Ra & Ngoại vi RXN (General)
PIN 1 TXP
I/O
Chân Đa năng Vào/Ra & Ngoại vi TXP (General)
Lưu ý thiết kế: Signal terminal TXP (I/O, 3.3V / 5.0V Standard Logic domain). Multiplexed alternate functions: TXP. Supported peripheral buses: General.
Tinh chỉnh Mật độ Hàn IPC-7351B & Span C/G/Z

Trình Xem PDF Datasheet Trực Tiếp & Bản vẽ Kỹ thuật (6 Bản vẽ Chuẩn + 9 Hình Trích xuất)

Đọc trực tiếp tài liệu PDF Datasheet gốc ngay trên trang hoặc nhấn vào từng bản vẽ để phóng to toàn màn hình
Mở PDF Cửa sổ Riêng ↗Đọc PDF Datasheet (.pdf)
PDF VIEWERTài liệu Datasheet Chính hãng: CH9121T (WCH · TSSOP-20)
Cuộn trang, tìm kiếm từ khóa (Ctrl+F) hoặc phóng to trực tiếp trong khung PDF bên dưới
1. Ảnh 3D Thân Vỏ Thực tếREPRESENTATIVE
CH9121T (TSSOP-20) - 1. Ảnh 3D Thân Vỏ Thực tế
Mô hình khối 3D chi tiếtPhóng to ›
2. Sơ đồ Chân Chuẩn (Top View)CLEANROOM PINOUT
CH9121T (TSSOP-20) - 2. Sơ đồ Chân Chuẩn (Top View)
Đúng kiểu vỏ chuẩn (20 chân)Phóng to ›
3. Sơ đồ Chân PDF Gốc (Nguyên bản)PDF PINOUT
CH9121T (TSSOP-20) - 3. Sơ đồ Chân PDF Gốc (Nguyên bản)
Bản vẽ Pinout Datasheet không cắt nhỏPhóng to ›
4. Bản vẽ Kích thước Vỏ (D×E×A)PACKAGE DIMENSIONS
CH9121T (TSSOP-20) - 4. Bản vẽ Kích thước Vỏ (D×E×A)
TSSOP-20 · 4.40×6.50mm · Pitch 0.65mmPhóng to ›
5. Bản vẽ Footprint Khuyến nghịLAND PATTERN
CH9121T (TSSOP-20) - 5. Bản vẽ Footprint Khuyến nghị
IPC-7351B Land Pattern (20 Pads)Phóng to ›
6. Mạch Nguyên lý Ứng dụngSCHEMATIC
CH9121T (TSSOP-20) - 6. Mạch Nguyên lý Ứng dụng
Typical Application SchematicPhóng to ›
Thư viện Sơ đồ Chân & Bản vẽ Kỹ thuật Nguyên bản từ PDF Datasheet (9 hình · Trang 1/1)
Hiển thị hình 1–9 trên 9 hình nguyên bản (không cắt nhỏ mất chân) của dòng chip CH9121
P1 · p01_fig011470×859px
CH9121T (TSSOP-20) — 图1-1 CH9121 应用框图 2、特点
图1-1 CH9121 应用框图 2、特点
P2 · p02_fig011400×747px
CH9121T (TSSOP-20) — 3、引脚排列
3、引脚排列
P2 · p02_fig01P2
CH9121T (TSSOP-20) — Datasheet Page 2 (p02_fig01)
Datasheet Page 2 (p02_fig01)
P3 · p03_fig011739×1053px
CH9121T (TSSOP-20) — V2.6 3 | TNOW1 输出： 发送状态输出，用于控制串口1 的RS485 收发切换。 RTS 发送请求输出： 若是低电平，表明串口1 准备好接收数据，可以连接对 端CTS 实现硬件流控。 （该引脚默认作为TNOW1，流控功能默认关闭，可通过 上位机或串口命令码配置开启，流控功能开启后，该引 脚作为RTS 使用） 表4-2 CH9121A 引脚定义 | CH9121A | 引脚号 | 引脚 名称 类型 引脚说明 | 4 RXP I/O 10BASE-T/100BASE-
V2.6 3 | TNOW1 输出： 发送状态输出，用于控制串口1 的RS485 收发切换。 RTS 发送请求输出： 若是低电平，表明串口1 准备好接收数据，可以连接对 端CTS 实现硬件流控。 （该引脚默认作为TNOW1，流控功能默认关闭，可通过 上位机或串口命令码配置开启，流控功能开启后，该引 脚作为RTS 使用） 表4-2 CH9121A 引脚定义 | CH9121A | 引脚号 | 引脚 名称 类型 引脚说明 | 4 RXP I/O 10BASE-T/100BASE-
P12 · p12_fig011365×751px
CH9121T (TSSOP-20) — 图9-1 CH9121T 硬件参考电路 U1 TXP 1 RXD2 10 TXD2 9 VCCIO 8 ACT 7 LINK/RESET 6 XO 5 XI 4 VDDK 3 CH9121T
图9-1 CH9121T 硬件参考电路 U1 TXP 1 RXD2 10 TXD2 9 VCCIO 8 ACT 7 LINK/RESET 6 XO 5 XI 4 VDDK 3 CH9121T
P12 · p12_fig021083×711px
CH9121T (TSSOP-20) — TNOW2 12
TNOW2 12
P13 · p13_fig011648×1373px
CH9121T (TSSOP-20) — 图9-2 CH9121A 硬件参考电路 GND
图9-2 CH9121A 硬件参考电路 GND
P13 · p13_fig021443×905px
CH9121T (TSSOP-20) — CH9121A 已内置了晶体Y1 的部分振荡电容，C5 和C6 可以根据晶体参数调节。对于负载电容为 12pF 的Y1，无需C5 和C6；对于负载电容为20pF 的Y1，C5 和C6 建议各15pF。 CH9121A 已内置以太网50Ω 阻抗匹配电阻，外部不要再接49.9Ω 或50Ω 电阻，等效于电压驱 动。
CH9121A 已内置了晶体Y1 的部分振荡电容，C5 和C6 可以根据晶体参数调节。对于负载电容为 12pF 的Y1，无需C5 和C6；对于负载电容为20pF 的Y1，C5 和C6 建议各15pF。 CH9121A 已内置以太网50Ω 阻抗匹配电阻，外部不要再接49.9Ω 或50Ω 电阻，等效于电压驱 动。
P13 · p13_fig01P13
CH9121T (TSSOP-20) — Datasheet Page 13 (p13_fig01)
Datasheet Page 13 (p13_fig01)

Thông số Kỹ thuật & Chi tiết Linh kiện (CH9121T)

Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet (VI)
Linh kiện Điện tử & Kết nối Tiêu chuẩn
Mô tả chi tiết:CH9121T (TSSOP-20) là linh kiện điện tử & kết nối tiêu chuẩn 20 chân, kích thước bao hình cơ khí 6.50 × 4.40 × 1.00 mm (bước chân e = 0.65 mm). Hoạt động trong dải điện áp 1.8V ~ 5.5V (Theo Datasheet), dải nhiệt độ -40°C ~ +85°C (Industrial Grade), tích hợp giao thức UART, RTC/CLK.
Điện áp nguồn hoạt độngV_CC / V_DD
1.8V ~ 5.5V (Theo Datasheet)
Cần tụ lọc Ceramic X7R 100nF + 10µF sát chân nguồn
Dải nhiệt độ làm việcT_A
-40°C ~ +85°C (Industrial Grade)
Chuẩn công nghiệp; T_J(max) = +125°C
Xung nhịp / Tần số hoạt độngf_CLK / f_RF
25.001 MHz
Trích xuất từ bảng thông số PDF gốc
Dòng điện & Công suất định mứcI_OUT / I_CC
I_GPIO(max) = ±20 mA / pin | I_VDD(total) ≤ 150 mA
Tuân thủ giới hạn dòng từng chân
Kích thước Vỏ đóng gói (D × E × A)D × E × A
6.50 × 4.40 × 1.00 mm (A1=0.10 mm)
Họ đóng gói: TSSOP (TSSOP-20)
Số lượng chân & Bước chânN / e
20 Pins | Pitch e = 0.65 mm (25.6 mil)
Chuẩn hóa tọa độ Tâm-Tâm (Span C) theo IPC-7351B
Giao thức Ngoại vi Tích hợpBuses
UART, RTC/CLK
Đồng bộ tự động với Sơ đồ chân & Ký hiệu nguyên lý
Tiêu chuẩn Hàn & Chống ẩmIPC / MSL
IPC-7351B Level B | J-STD-020 (Peak 260°C) | MSL-3
60% kem hàn cửa sổ (Windowed Stencil) cho EPAD
Cảnh báo an toàn kỹ thuật: Kiểm tra kỹ vị trí chấm Pin 1 (vát góc 45°) trên Silkscreen trước khi đưa vào lò hàn Reflow.
Cảnh báo an toàn kỹ thuật: Đảm bảo vía tản nhiệt (Thermal Vias Ø0.3mm) nối thẳng xuống lớp GND Plane để hạ trở nhiệt RθJA.

Kiểm định 5 Chuẩn

Đánh giá tự động trước khi xuất file
5/5 PASS
IEEE-315 Symbol20 chân phân nhóm tự động
OK
IPC-7351B Land Pattern20 pads · Pitch 0.65mm
OK
IPC-7525 Kem hàn 60%Chuẩn Reflow 1:1
OK
DFM JLCPCB / PCBWayKhe hở Pad min: 0.25mm
OK
3D STEP AP214 & GLBKhớp gốc tọa độ (0,0,0)
OK

Xác nhận Mạch Thật & Đánh giá Kỹ thuật

Tổng hợp mô tả chức năng, kích thước cơ khí, dải điện áp và giao thức ngoại vi từ Datasheet
5.00 PCB Verified

Kích thước Cơ khí & Land Pattern (TSSOP-20)

Trích xuất từ Datasheet & chuẩn hóa IPC-7351B
mm
Thân vỏ (D × E)Nominal
6.50 × 4.40 mm
Chiều cao (A) & Pitch (e)IPC-7351B
A=1.00mm · e=0.65mm
Kích thước Pad (W × L)Level B
0.42 × 1.45 mm
Số chân / Tổng số PadTopology
20P / 20Pad (DUAL_ROW)

BOM Ngoại vi Khuyến nghị & Mã IC Tương đương (Drop-in)

Linh kiện thụ động đi kèm theo sơ đồ nguyên lý tiêu chuẩn và các mã thay thế tương thích chân 1:1
DFM READY
Ký hiệu / Mã thay thếGiá trị / Kiểu vỏVai trò & Quy tắc Bố trí PCB (Layout Rule)
N/A
BOM
Theo mạch ứng dụng
TSSOP-20
Đảm bảo bề rộng đường mạch phù hợp dòng định mức và tuân thủ khoảng cách cách điện IPC-2221.

Câu hỏi Kỹ thuật Thường gặp (FAQ) — CH9121T (TSSOP-20)

Giải đáp nhanh về sơ đồ chân Pinout, kích thước Land Pattern IPC-7351B và định dạng tệp CAD
IPC-7351B / IEEE-315

Sơ đồ chân (Pinout) và thông số điện áp của CH9121T (TSSOP-20) như thế nào?

Linh kiện CH9121T do WCH sản xuất đóng gói kiểu TSSOP-20 gồm 20 chân với bước chân (pitch) 0.65 mm. Các chân tiêu biểu gồm: 1 (TXP: Chân Đa năng Vào/Ra & Ngoại vi TXP (General)), 2 (TXN: Chân Đa năng Vào/Ra & Ngoại vi TXN (General)), 3 (VDDK: Chân cấp nguồn dương (VDDK — 3.3V / 5.0V Standard Logic)), 4 (XI: Chân Đa năng Vào/Ra & Ngoại vi XI (RTC/CLK)), 5 (XO O: Chân Đa năng Vào/Ra & Ngoại vi XO O (RTC/CLK)), 6 (LINK/RESET I/O PU ,: Chân Khởi động lại / Kích hoạt Hệ thống (LINK/RESET I/O PU ,)).

Kích thước Footprint chuẩn IPC-7351B của CH9121T là bao nhiêu?

Theo bản vẽ cơ khí Datasheet và chuẩn hóa toán học IPC-7351B (Density Level B Nominal), thân vỏ CH9121T (TSSOP-20) có kích thước danh định 4.40 × 6.50 mm, bước chân e = 0.65 mm, tổng số 20 pad đồng.

Tải thư viện KiCad (.kicad_mod, .kicad_sym), Fusion 360 (.lbr) và mô hình 3D STEP cho CH9121T ở đâu?

Bạn có thể tải trực tiếp và miễn phí (giấy phép mở CERN-OHL-P-2.0) toàn bộ gói thư viện CAD đã hậu kiểm của CH9121T (WCH, TSSOP-20) ngay trên trang này, bao gồm: KiCad 8 Footprint (.kicad_mod), KiCad Schematic Symbol (.kicad_sym), Autodesk Fusion 360 / Eagle (.lbr), và mô hình 3D MCAD (.STEP AP214 & WebGL .GLB).

Phụ lục Tra cứu Tĩnh: Bảng Pinout (20 chân) & Liên kết Biến thể Họ CH9121Mở rộng bảng tĩnh
Số Chân (Pin #)Tên Tín hiệu (Signal Name)Loại Điện học (Type)Mô tả Chức năng & Lưu ý Thiết kế Mạch
1TXPDigital_IOChân tín hiệu TXP (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): TXP. Giao thức hỗ trợ: General.
2TXNDigital_IOChân tín hiệu TXN (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): TXN. Giao thức hỗ trợ: General.
3VDDKPower_InChân cấp nguồn dương (VDDK) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
4XIDigital_IOChân tín hiệu XI (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): XI. Giao thức hỗ trợ: RTC/CLK.
5XO ODigital_IOChân tín hiệu XO O (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): XO O. Giao thức hỗ trợ: RTC/CLK.
6LINK/RESET I/O PU ,Digital_IOChân Reset hệ thống mức tích cực thấp (LINK/RESET I/O PU , — Active-Low): Kéo xuống mức 0V sẽ khởi động lại toàn bộ lõi CPU và thanh ghi.
7ACTDigital_IOChân tín hiệu ACT (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): ACT. Giao thức hỗ trợ: General.
8VCCIOPower_InChân cấp nguồn dương (VCCIO) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
9TXD2Digital_IOChân tín hiệu TXD2 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): TXD2. Giao thức hỗ trợ: UART.
10RXD2Digital_IOChân tín hiệu RXD2 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): RXD2. Giao thức hỗ trợ: UART.
11CFGDigital_IOChân tín hiệu CFG (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): CFG. Giao thức hỗ trợ: General.
12TNOW2Digital_IOChân tín hiệu TNOW2 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): TNOW2. Giao thức hỗ trợ: General.
13RXD1Digital_IOChân tín hiệu RXD1 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): RXD1. Giao thức hỗ trợ: UART.
14TXD1Digital_IOChân tín hiệu TXD1 (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): TXD1. Giao thức hỗ trợ: UART.
15CTSDigital_IOChân tín hiệu CTS (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): CTS. Giao thức hỗ trợ: UART.
16TNOW1/RTSDigital_IOChân tín hiệu TNOW1/RTS (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): TNOW1/RTS. Giao thức hỗ trợ: UART.
17GNDGNDChân nối đất (GND — 0V Reference) cho mạch nguồn, logic số và giao tiếp ngoại vi của IC.
18VCC33Power_InChân cấp nguồn dương (VCC33) hoạt động trong miền điện áp 3.3V / 5.0V Standard Logic (Điện áp chịu đựng tối đa: 5.5V).
19RXPDigital_IOChân tín hiệu RXP (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): RXP. Giao thức hỗ trợ: General.
20RXNDigital_IOChân tín hiệu RXN (I/O, miền áp 3.3V / 5.0V Standard Logic). Các chức năng ghép kênh (Alternate Functions): RXN. Giao thức hỗ trợ: General.
Khám pháLinh kiệnKiểu vỏHãng SXNạp PDF